[發明專利]一種人構性高介電常數的介電薄膜及其制備方法

有效

• 申請號: 201810852884.1
• 申請日: 2018-07-30
• 公開（公告）號: CN108962725B
• 公開（公告）日: 2022-10-18
• 發明（設計）人: 吳春亞;以色列·米加;李昀儒
• 申請（專利權）人: 美國麥可松科技有限公司
• 主分類號: H01L21/02
• 分類號: H01L21/02
• 代理公司: 南京知識律師事務所 32207
• 代理人: 李媛媛

本發明公開了一種人構性高介電常數的介電薄膜及其制備方法。該介電薄膜包括多個周期性重疊的子薄膜單元，每個單元由低漏電材料的子薄膜與高介電材料的子薄膜重疊構成，每一層子薄膜的厚度均小于1nm；介電薄膜的最底層和最上層均為低漏電材料的子薄膜；低漏電材料和高介電材料的子薄膜均可以采用一種或多種不同材料；當介電薄膜采用多種不同材料時，每個子薄膜單元中，各子薄膜由最底層按漏電流先遞增再遞減的順序排列，或按禁帶寬度先遞減再遞增的順序排列。本發明的人構性高介電常數介電薄膜具有高介電常數和低漏電流，可以用但不限于原子層沉積、化學氣相沉積方法在低于300攝氏度的溫度下制備而成，滿足低溫制備的需求。

技術領域

本發明涉及電子技術領域，尤其涉及一種人構性高介電常數介電薄膜結構及其制備方法。

背景技術

高介電常數介電薄膜因在晶體管、存儲器、薄膜電容等超大規模集成電路基本單元電子器件中的廣泛應用而被持續關注，這些器件要求介電薄膜不僅要擁有高的介電常數而且須有低的漏電流。新近發展起來的玻璃或柔性襯底上的巨微集成電子或光電子系統更要求高介電常數介電薄膜必須在低溫下沉積而成。

已見報道的研究(Davide Ceresoli and David Vanderbilt,Structural anddielectric properties of amorphous ZrO2and HfO2,Phys.Rev.B 74,125108–Published 13September 2006)或專利(如CN102208442A)，主要集中在硅酸鉿、硅酸鋯、二氧化鉿、二氧化鋯或它們與其他材料疊成的復合薄膜，但用這些薄膜作為MIM單板平面電容中的介質，其電容密度很難超過20fF/um²，而且薄膜的物理厚度都為幾或十幾納米，這使得薄膜很容易被機械擊穿和電擊穿，從而影響器件的可靠性。

發明內容

針對以上現有介電薄膜存在的不足，本發明提供一種能滿足大規模集成電路、巨微電子或光電子集成系統所需求的高介電常數、低漏電流、可在低溫下制備、可靠性良好的高介電常數介電薄膜。同時，本發明提供一種制備該介電薄膜的方法。

本發明的目的通過以下技術方案實現：

一種人構性高介電常數的介電薄膜，該介電薄膜包括多個周期性重疊的子薄膜單元，每個子薄膜單元由低漏電材料的子薄膜與高介電材料的子薄膜重疊構成，每一層子薄膜的厚度均小于1nm；所述介電薄膜的最底層和最上層均為低漏電材料的子薄膜；所述低漏電材料的子薄膜采用一種或者多種不同材料；所述高介電材料的子薄膜采用一種或者多種不同材料；當所述介電薄膜采用多種不同材料時，每個子薄膜單元中，各子薄膜由最底層按漏電流先遞增再遞減的順序排列，或按禁帶寬度先遞減再遞增的順序排列。

進一步地，每個子薄膜單元中，最底層的子薄膜為介電常數最小的子薄膜。

進一步地，所述低漏電材料的子薄膜采用本征的或摻雜的氧化鉿、硅酸鉿、氧化鋯、硅酸鋯、釓酸鑭、氧化硅、氮化硅、氮氧化硅、氧化鉭或以它們為基礎的合金、混晶中的一種或者多種；所述高介電材料的子薄膜采用本征的或摻雜的氧化鈦、SrTiOx、ZnOx或以它們為基礎的合金、混晶中的一種或者多種。

進一步地，所述介電薄膜的下表面、上表面、或分別在其上表面和下表面設有一層幾納米厚的漏電流阻擋層；所述漏電流阻擋層采用無機氧化物材料或有機自組裝單分子層材料。

本發明一種人構性高介電常數的介電薄膜的制備方法，包括如下步驟：

(1)在基底上生長厚度小于1nm的低漏電材料的子薄膜，然后在該子薄膜上生長厚度小于1nm的高介電材料的子薄膜；