[發明專利]神經網絡處理器及使用處理器執行矩陣相乘指令的方法

有效

• 申請號: 201810849488.3
• 申請日: 2017-10-30
• 公開（公告）號: CN109034383B
• 公開（公告）日: 2021-09-21
• 發明（設計）人: 陳天石;劉少禮;王在;胡帥
• 申請（專利權）人: 上海寒武紀信息科技有限公司
• 主分類號: G06N3/063
• 分類號: G06N3/063;G06F9/30
• 代理公司: 廣州三環專利商標代理有限公司 44202
• 代理人: 郝傳鑫;熊永強

本發明提供一種神經網絡處理器及神經網絡處理器執行矩陣相乘指令方法，所述處理器設置于計算裝置內，所述計算裝置用于神經網絡運算指令，本申請提供的技術方案具有能耗低的優點。

技術領域

本發明涉及通信技術領域，具體涉及一種神經網絡處理器及使用處理器執行矩陣相乘指令的方法。

背景技術

現代的通用和專用處理器中，越來越多地引入計算指令(例如向量指令)進行運算。現有處理器在進行計算指令的運算時，開銷大，能耗高。

發明內容

本發明實施例提供了一種神經網絡處理器及使用處理器執行矩陣相乘指令的方法，可減少運算開銷，降低的功耗優點。

第一方面，本發明實施例提供一種神經網絡處理器，所述處理器設置于計算裝置內，所述計算裝置用于執行矩陣相乘指令，執行所述矩陣相乘指令具體包括如下步驟：

獲取矩陣相乘指令，所述矩陣相乘指令包括：GEMM a,b,c；GEMM為指令標識；所述a為矩陣A的首地址，所述b為矩陣B的首地址,所述c為矩陣C的首地址；

執行所述矩陣相乘指令得到矩陣相乘指令的具體結果；所述執行所述矩陣相乘指令得到矩陣相乘指令的具體結果具體包括：

提取所述矩陣相乘指令矩陣A、矩陣B，矩陣C，將矩陣A、矩陣B進行乘積運算后加上矩陣C得到矩陣相乘運算的結果。

第二方面，提供一種神經網絡處理器執行矩陣相乘指令的方法，所述方法應用于計算裝置，所述方法包括如下步驟：

獲取矩陣相乘指令，所述矩陣相乘指令包括：GEMV a,x,y，GEMV為指令標識；所述x為向量x的首地址，所述y為向量y的首地址，a為矩陣A的首地址；

執行所述矩陣相乘指令得到矩陣相乘指令的具體結果；所述執行所述矩陣相乘指令得到矩陣相乘指令的具體結果具體包括：

提取所述矩陣相乘指令向量x、向量y，矩陣A，將向量x、矩陣A進行乘積運算后加上向量y得到矩陣相乘運算的結果。

第三方面，提供一種芯片，所述芯片包括第一方面提供的神經網絡處理器。

第四方面，提供一種板卡，所述板卡包括第三方面提供的芯片。

第五方面，提供一種電子裝置，所述電子裝置包括第四方面提供的板卡；所述電子裝置包括：數據處理裝置、機器人、電腦、打印機、掃描儀、平板電腦、智能終端、手機、行車記錄儀、導航儀、傳感器、攝像頭、云端服務器、相機、攝像機、投影儀、手表、耳機、移動存儲、可穿戴設備交通工具、家用電器、和/或醫療設備。

第六方面，提供一種矩陣相乘擴展指令的實現方法，所述方法包括如下步驟：

計算裝置獲取矩陣相乘擴展指令，所述矩陣相乘擴展指令包括：GEMM type,layout,transa,transb,m,n,k,alpha,a,lda,b,ldb,beta,c,ldc；GEMM為指令標識，type為進行操作的數據類型；所述layout為矩陣的存儲格式，所述m為矩陣的行數，所述n為矩陣的列數，所述lda矩陣A低維的長度，所述alpha、beta為標量，所述ldb矩陣B低維的長度,所述ldc矩陣C低維的長度，所述a為矩陣A的首地址，所述b為矩陣B的首地址,所述c為矩陣C的首地址，所述k為變換后的矩陣A的列數和變化后的矩陣B的行數，所述transa為矩陣A的變換信息，所述transb為矩陣B的變換信息；

計算裝置解析所述矩陣相乘指令得到第一計算指令以及第二計算指令，依據第一計算指令以及第二計算指令確定計算順序，按所述計算順序執行第一計算指令以及第二計算指令得到該擴展計算指令的結果。

可選的，所述方法具體包括：

提取所述矩陣相乘擴展指令矩陣A、矩陣B和矩陣C的值、alpha、beta，