[發明專利]一種基于憶阻器的三維卷積神經網絡實現方法

有效

• 申請號: 201810845015.6
• 申請日: 2018-07-27
• 公開（公告）號: CN109086870B
• 公開（公告）日: 2019-05-31
• 發明（設計）人: 李正浩;劉佳琪;唐永亮;李靖禾
• 申請（專利權）人: 重慶因普樂科技有限公司
• 主分類號: G06N3/04
• 分類號: G06N3/04
• 代理公司: 重慶飛思明珠專利代理事務所(普通合伙) 50228
• 代理人: 劉念芝

1.一種基于憶阻器的三維卷積神經網絡實現方法，其特征在于包括以下步驟：

步驟1：基于基礎憶阻器陣列，制備由第一卷積+池化層、第二卷積+池化層與全連接層構成的待訓練三維卷積神經網絡，并輸入原始視頻信息，得到全連接層輸出值；

步驟2：根據待訓練三維卷積神經網絡的全連接層輸出值與標準信息的偏差，利用反向傳播函數對待訓練三維卷積神經網絡進行訓練；

步驟3：當達到設定的訓練次數時，判定訓練精度是否達標，若不達標則進行再次訓練，直至精度達標；

步驟4：獲得所需三維卷積神經網絡；

所述待訓練三維卷積神經網絡的制備過程如下：

步驟1.1：采用基礎憶阻器陣列制備第一卷積+池化層憶阻器陣列，并輸入原始視頻信息，得到第一卷積+池化層輸出值；

步驟1.2：采用基礎憶阻器陣列制備第二卷積+池化層憶阻器陣列，并輸入經所述第一卷積+池化層憶阻器陣列處理后的視頻信息，得到第二卷積+池化層輸出值；

步驟1.3：采用基礎憶阻器陣列制備全連接層憶阻器陣列，輸入經所述第二卷積+池化層憶阻器陣列處理后的視頻信息，得到待訓練憶阻器神經網絡。

2.根據權利要求1所述的基于憶阻器的三維卷積神經網絡實現方法，其特征在于：所述基礎憶阻器陣列由多個憶阻器按a×a矩陣形式排列而成，其中a為大于1的整數。

3.根據權利要求2所述的基于憶阻器的三維卷積神經網絡實現方法，其特征在于：所述基礎憶阻器陣列由9個憶阻器按3×3矩陣形式排列而成。

4.根據權利要求1所述的基于憶阻器的三維卷積神經網絡實現方法，其特征在于：所述第一卷積+池化層憶阻器陣列、第二卷積+池化層憶阻器陣列以及全連接層憶阻器陣列由多個基礎憶阻器陣列按q×p矩陣形式排列而成，其中q、p為互不相等的大于1的整數。

5.根據權利要求1或4所述的基于憶阻器的三維卷積神經網絡實現方法，其特征在于：所述第一卷積+池化層憶阻器陣列由1440個基礎憶阻器陣列按60×24矩陣形式排列而成，所述第二卷積+池化層憶阻器陣列由160個基礎憶阻器陣列按20×8矩陣形式排列而成，所述全連接層憶阻器陣列由108個基礎憶阻器陣列按2×54矩陣形式排列而成。

6.根據權利要求1所述的基于憶阻器的三維卷積神經網絡實現方法，其特征在于：所述訓練次數不少于五百次。