[發(fā)明專利]FDSOI工藝中混合外延硅的制造方法在審
| 申請(qǐng)?zhí)枺?/td> | 201810840471.1 | 申請(qǐng)日: | 2018-07-27 |
| 公開(kāi)(公告)號(hào): | CN109065496A | 公開(kāi)(公告)日: | 2018-12-21 |
| 發(fā)明(設(shè)計(jì))人: | 鈕鋒 | 申請(qǐng)(專利權(quán))人: | 上海華力集成電路制造有限公司 |
| 主分類號(hào): | H01L21/762 | 分類號(hào): | H01L21/762;H01L21/02;H01L21/311 |
| 代理公司: | 上海浦一知識(shí)產(chǎn)權(quán)代理有限公司 31211 | 代理人: | 郭四華 |
| 地址: | 201315 上海市浦東新區(qū)中國(guó)(上*** | 國(guó)省代碼: | 上海;31 |
| 權(quán)利要求書(shū): | 查看更多 | 說(shuō)明書(shū): | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 混合外延 外延生長(zhǎng) 硬掩模層 襯底結(jié)構(gòu) 側(cè)面 頂層硅 耳朵狀 介質(zhì)層 埋氧層 平坦性 體硅層 突起 側(cè)墻 光刻 刻蝕 制造 生長(zhǎng) | ||
1.一種FDSOI工藝中混合外延硅的制造方法,其特征在于,包括如下步驟:
步驟一、提供一FDSOI襯底結(jié)構(gòu),所述FDSOI襯底包括體硅層,埋氧層和頂層硅,所述埋氧層形成于所述體硅層表面,所述頂層硅形成于所述埋氧層表面;在所述頂層硅表面形成硬掩模層;
步驟二、光刻定義出混合外延硅的形成區(qū)域,將所述混合外延硅的形成區(qū)域的所述硬掩模層打開(kāi),以打開(kāi)后的所述硬掩模層為掩模依次對(duì)所述頂層硅和所述埋氧層進(jìn)行刻蝕形成溝槽,所述溝槽的底部將所述體硅層的表面暴露出來(lái),所述溝槽的側(cè)面將所述頂層硅的側(cè)面暴露;
步驟三、在所述溝槽的側(cè)面形成介質(zhì)層側(cè)墻,所述介質(zhì)層側(cè)墻將所述溝槽側(cè)面的所述頂層硅封閉,使所述溝槽內(nèi)部?jī)H將所述溝槽底部的所述體硅層表面暴露;
步驟四、進(jìn)行外延生長(zhǎng)在所述溝槽中形成和所述體硅層相接觸的混合外延硅,利用所述介質(zhì)層側(cè)墻將所述溝槽側(cè)面的所述頂層硅封閉的特征,消除了從所述溝槽的側(cè)面進(jìn)行外延生長(zhǎng)的情形,使所述外延生長(zhǎng)完全從所述溝槽的底部往上生長(zhǎng),從而提高所述混合外延硅的表面平坦性。
2.如權(quán)利要求1所述的FDSOI工藝中混合外延硅的制造方法,其特征在于:所述硬掩模層由第一氧化硅層和第二氮化硅層疊加而成。
3.如權(quán)利要求1所述的FDSOI工藝中混合外延硅的制造方法,其特征在于:所述混合外延硅的表面用于形成需要和所述體硅層相連的無(wú)源器件或引出結(jié)構(gòu)。
4.如權(quán)利要求1所述的FDSOI工藝中混合外延硅的制造方法,其特征在于:所述混合外延硅的形成區(qū)域外的所述頂層硅中用于形成CMOS器件。
5.如權(quán)利要求4所述的FDSOI工藝中混合外延硅的制造方法,其特征在于:所述CMOS器件包括PMOS器件和NMOS器件,所述CMOS器件的柵極結(jié)構(gòu)為HKMG。
6.如權(quán)利要求1所述的FDSOI工藝中混合外延硅的制造方法,其特征在于:步驟二中,采用干法刻蝕將所述硬掩膜層打開(kāi)。
7.如權(quán)利要求6所述的FDSOI工藝中混合外延硅的制造方法,其特征在于:步驟二中采用干法刻蝕對(duì)所述頂層硅和所述埋氧層進(jìn)行刻蝕形成所述溝槽。
8.如權(quán)利要求7所述的FDSOI工藝中混合外延硅的制造方法,其特征在于:步驟二中形成所述溝槽的干法刻蝕完成后還包括進(jìn)行濕法清洗的步驟。
9.如權(quán)利要求8所述的FDSOI工藝中混合外延硅的制造方法,其特征在于:所述濕法清洗在酸槽中進(jìn)行。
10.如權(quán)利要求1所述的FDSOI工藝中混合外延硅的制造方法,其特征在于:所述頂層硅的厚度達(dá)12nm以下。
11.如權(quán)利要求1所述的FDSOI工藝中混合外延硅的制造方法,其特征在于:步驟三中所述介質(zhì)層側(cè)墻的材料包括氧化硅或氮化硅。
12.如權(quán)利要求11所述的FDSOI工藝中混合外延硅的制造方法,其特征在于:步驟三中形成所述介質(zhì)層側(cè)墻的步驟包括:
步驟31、淀積所述介質(zhì)層側(cè)墻的材料層;
步驟32、對(duì)所述介質(zhì)層側(cè)墻的材料層進(jìn)行全面刻蝕形成僅位于所述溝槽側(cè)面的所述介質(zhì)層側(cè)墻。
13.如權(quán)利要求12所述的FDSOI工藝中混合外延硅的制造方法,其特征在于:步驟31中淀積的所述介質(zhì)層側(cè)墻的材料層的厚度為
14.如權(quán)利要求12所述的FDSOI工藝中混合外延硅的制造方法,其特征在于:步驟32的對(duì)所述介質(zhì)層側(cè)墻的材料層的全面刻蝕為干法刻蝕,在干法刻蝕之后還包括進(jìn)行濕法清洗的步驟。
15.如權(quán)利要求1所述的FDSOI工藝中混合外延硅的制造方法,其特征在于:步驟四中外延生長(zhǎng)完成后所述混合外延硅的頂部表面和所述頂層硅的頂部表面相平。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于上海華力集成電路制造有限公司,未經(jīng)上海華力集成電路制造有限公司許可,擅自商用是侵權(quán)行為。如果您想購(gòu)買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201810840471.1/1.html,轉(zhuǎn)載請(qǐng)聲明來(lái)源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個(gè)器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過(guò)程中的測(cè)試或測(cè)量
H01L21-67 .專門適用于在制造或處理過(guò)程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過(guò)程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個(gè)固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





