[發明專利]層間膜的制造方法

有效

• 申請號: 201810840343.7
• 申請日: 2018-07-27
• 公開（公告）號: CN109037055B
• 公開（公告）日: 2021-06-15
• 發明（設計）人: 劉怡良;于明非;林旭;陳建勛
• 申請（專利權）人: 上海華力集成電路制造有限公司
• 主分類號: H01L21/31
• 分類號: H01L21/31;H01L21/3105;H01L21/306
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 郭四華

本發明公開了一種層間膜的制造方法，包括步驟：步驟一、提供形成有半導體器件的圖形結構的半導體襯底；步驟二、形成層間膜；步驟三、采用化學機械研磨工藝對的層間膜進行第一次平坦化，化學機械研磨工藝會使層間膜表面產生的刮傷；步驟四、形成第二介質層，層間膜的刮傷向上轉移到第二介質層的表面且轉移后的刮傷深度位于圖形結構的表面上方；步驟五、采用刻蝕工藝去除第二介質層實現第二次平坦化并將刮傷消除。本發明能消除化學機械研磨工藝在層間膜表面形成的刮傷，并防止在刮傷中產生金屬殘留。

技術領域

本發明涉及一種半導體集成電路制造方法，特別是涉及一種層間膜的制造方法。

背景技術

如圖1A至圖1E所示，是現有方法各步驟中的器件結構圖；現有層間膜的制造方法包括如下步驟：

步驟一、如圖1A所示，提供一半導體襯底101，在所述半導體襯底101上形成有半導體器件的圖形結構，各所述圖形結構之間的區域為圖形間隔區。

現有中，所述半導體襯底101為硅襯底。所述半導體器件為具有HKMG的MOS晶體管，MOS晶體管包括PMOS管和NMOS管。28nm技術節點以下的MOS晶體管器件都采用HKMG的柵極結構，HKMG中的HK表示高介電常數，MG表示金屬柵。

所述圖形結構為偽柵極結構，所述偽柵極結構包括疊加而成的柵介質層102和多晶硅柵103。

在所述多晶硅柵103的側面形成有側墻104。

在所述多晶硅柵103兩側的所述半導體器件形成有對應的MOS晶體管的源區和漏區，所述源區和所述漏區對稱的形成在所述多晶硅柵103的兩側且都由源漏重摻雜區105組成。NMOS管的源漏重摻雜區105為N+區，PMOS管的源漏重摻雜區105為P+區。

所述柵介質層102包括高介電常數層；

步驟二、如圖1A所示，形成層間膜107，所述層間膜107將所述圖形間隔區的完全填充且并延伸到所述圖形間隔區外的所述圖形結構的表面。

所述層間膜107為第零層層間膜。

在形成所述層間膜107之前還包括形成接觸刻蝕停止層106的步驟，所述接觸刻蝕停止層106覆蓋在所述多晶硅柵103的側墻104側面、所述多晶硅柵103的頂部表面和所述圖形間隔區的表面。

所述層間膜107的材料為氧化硅。所述接觸刻蝕停止層106的材料為氮化硅。

步驟三、如圖1B所示，采用化學機械研磨(CMP)工藝對的所述層間膜107進行第一次平坦化，所述第一次平坦化后所述圖形結構的表面的所述層間膜107都被去除以及所述圖形間隔區的所述層間膜107的表面和所述圖形結構的表面相平；在所述層間膜107的表面具有由所述化學機械研磨工藝產生的刮傷，如虛線圈201所示。刮傷的最大深度會達100nm以上，這在后續去除所述多晶硅柵103時無法同時將刮傷去除。

現有方法中，所述第一次平坦化分成了兩段：

如圖1B所示，第一段是以所述接觸刻蝕停止層106的氮化硅層為停止層，也即第一段對應的化學機械研磨工藝完成之后所述接觸刻蝕停止層106的表面露出。

如圖1C所示，第二段則需去除所述接觸刻蝕停止層106直至將所述多晶硅柵103的表面露出。

現有方法中，所述層間膜107表面的刮傷201通常無法去除，這樣在后續工藝中會在刮傷201處產生金屬殘留。現結合后續工藝說明如下：

形成所述層間膜107之后，還包括步驟：

步驟四、如圖1D所示，去除所述多晶硅柵103。

步驟五、如圖1E所示，進行金屬柵202的沉積。