[發明專利]一種高精度多通道的時間數字轉換器

有效

• 申請號: 201810835353.1
• 申請日: 2018-07-26
• 公開（公告）號: CN109143832B
• 公開（公告）日: 2020-01-17
• 發明（設計）人: 謝生;杜永超;毛陸虹
• 申請（專利權）人: 天津大學
• 主分類號: G04F10/00
• 分類號: G04F10/00
• 代理公司: 12201 天津市北洋有限責任專利代理事務所
• 代理人: 李林娟

本發明公開了一種高精度多通道的時間數字轉換器(Time?to?Digital Converter,TDC)，所述時間數字轉換器采用兩級結構；第一級結構采用基于超前進位加法器的脈沖計數型時間數字轉換器，用于實現高工作頻率和大動態范圍；第二級結構采用基于壓控差分延時單元、以及真單相時鐘觸發器的多通道時間數字轉換器，所述第二級結構用于提高測量精度，減小測量誤差。該產品利用兩級測量的原理，兼顧了動態范圍和分辨率。在第二級TDC中使用了壓控差分反相器和真單相時鐘觸發器(True single phase clocked,TSPC)，保證了系統良好的線性度和低的出錯率，同時整體架構采用了三通道結構，使單條延時鏈的長度減小了2/3，不確定度降低43％，有效地提高了系統的性能。

技術領域

本發明涉及集成電路設計、時間模式信號處理技術應用領域，尤其涉及一種高精度多通道的時間數字轉換器。

背景技術

近年來隨著集成電路制造工藝的線寬不斷變小，模擬集成電路在線寬低于100nm的低電壓工藝下容易受噪聲的影響，很難達到預期的性能。而數字集成電路隨著工藝尺寸的減小，開關速度、面積以及對噪聲的抑制能力均有明顯改善。數字集成電路在處理時間域信號時可以充分發揮先進工藝的優勢，但不能直接處理幅度域的信號。為了把數字集成電路在先進工藝下的優良特性應用于模擬集成電路和混合信號電路設計中，如何將模擬域連續的電壓信號轉換成連續的時間信號成為近幾年的研究熱點，并提出了可以將連續時間信號轉化為離散數字信號的時間數字轉換器(Time-to-Digital Converter,TDC)。此外，在高能物理、激光測距、粒子物理和激光三維成像等領域中，數字轉換器(TDC)還是高精度時間間隔測量系統的核心單元。因此，數字轉換器(TDC)的研究對于集成電路設計和高精度時間測量都具有重要意義。

TDC的性能通常用時間分辨率、動態范圍和測量誤差等參數指標來衡量。其分別代表了TDC可以測量的最小時間間隔，最大時間間隔和測量發生錯誤的概率。目前，常見的TDC主要有以下三種：1、脈沖計數型TDC，它可以調整計數器的位數，實現較高的動態范圍，但分辨率較低，受系統時鐘頻率的限制；2、基于門延時的TDC，其分辨率為單個邏輯門的延時值，受到當前工藝的限制，其動態范圍取決于延時線上邏輯門的個數，但增加延時線的長度將導致芯片面積劇增，同時使時間間隔的不確定度變大，引入較大的測量誤差，故這類TDC的動態范圍一般較小；3、低于門延時的TDC，這類TDC的典型代表是游標型TDC，其只需調整兩條延時鏈中延時單元的延時差，即可達到很高的精度，但當動態范圍較大時，延時鏈的長度會變長，此時TDC的測量誤差會變大，降低其有效精度。

綜上所述，如何在實現大動態范圍和高分辨率的同時盡可能小地減小測量誤差是一項艱巨的任務。

發明內容

為了克服傳統時間數字轉換器的動態范圍、分辨率和測量誤差之間的矛盾，本發明提出了一種兩級結構的時間數字轉換器，第一級采用基于超前進位加法器的脈沖計數型TDC，以實現高工作頻率和大動態范圍；第二級采用基于壓控差分延時單元和真單相時鐘觸發器(True single phase clocked,TSPC)的多通道TDC，其本質為基于門延時的TDC，以提高測量精度，減小測量誤差，詳見下文描述：

一種高精度多通道的時間數字轉換器，所述時間數字轉換器采用兩級結構；

第一級結構采用基于超前進位加法器的脈沖計數型時間數字轉換器，用于實現高工作頻率和大動態范圍；

第二級結構采用基于壓控差分延時單元、以及真單相時鐘觸發器的多通道時間數字轉換器，所述第二級結構用于提高測量精度，減小測量誤差。

進一步地，所述真單相時鐘觸發器用于保證觸發器有小的建立保持時間。

優選地，所述第二級結構采用3通道結構。

其中，上述所述3通道結構具體為：