[發(fā)明專利]一種3*3卷積算法的加速電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201810831690.3
• 申請(qǐng)日: 2018-07-26
• 公開（公告）號(hào): CN108681984B
• 公開（公告）日: 2023-08-15
• 發(fā)明（設(shè)計(jì)）人: 何再生
• 申請(qǐng)（專利權(quán)）人: 珠海一微半導(dǎo)體股份有限公司
• 主分類號(hào): G06T1/20
• 分類號(hào): G06T1/20;G06T1/60
• 代理公司: 暫無(wú)信息
• 代理人: 暫無(wú)信息

1.一種3*3卷積算法的加速電路，該加速電路包括，用于存儲(chǔ)輸入圖像和圖像卷積運(yùn)算結(jié)果的DDR模塊和用于緩沖卷積運(yùn)算結(jié)果的卷積結(jié)果FIFO模塊，其中，DDR模塊包括配置輸入圖像的基地址和存儲(chǔ)空間的像素存儲(chǔ)陣列，以及配置圖像卷積運(yùn)算結(jié)果的目標(biāo)地址的卷積結(jié)果存儲(chǔ)陣列；其特征在于，該加速電路包括主控制模塊、移位選擇控制模塊、行緩沖模塊和卷積計(jì)算模塊；

主控制模塊，用于通過(guò)AHB總線從所述像素存儲(chǔ)陣列中突發(fā)讀取輸入圖像當(dāng)前相鄰兩行的像素?cái)?shù)據(jù)，并控制移位選擇控制模塊內(nèi)像素?cái)?shù)據(jù)的并行移位使得每次寫入卷積計(jì)算模塊的像素?cái)?shù)據(jù)與匹配的卷積核數(shù)據(jù)對(duì)齊以加速運(yùn)算過(guò)程，再通過(guò)AHB總線將當(dāng)前相鄰兩行的像素?cái)?shù)據(jù)在卷積計(jì)算模塊中運(yùn)算結(jié)果寫入所述卷積結(jié)果存儲(chǔ)陣列；主控制模塊，還用于通過(guò)AHB總線讀取輸入圖像中基于當(dāng)前相鄰兩行的下一行的像素?cái)?shù)據(jù)，并進(jìn)行相應(yīng)的移位和卷積運(yùn)算處理，直到輸入圖像所有像素?cái)?shù)據(jù)處理完成后發(fā)出中斷告知CPU卷積運(yùn)算處理的結(jié)果以減小軟件指令開銷；其中，卷積核數(shù)據(jù)是CPU在卷積計(jì)算模塊內(nèi)預(yù)先配置的卷積窗口中存儲(chǔ)的數(shù)據(jù)；所述每次寫入卷積計(jì)算模塊的像素?cái)?shù)據(jù)與匹配的卷積核數(shù)據(jù)對(duì)齊是，為實(shí)現(xiàn)卷積運(yùn)算，控制卷積核數(shù)據(jù)所在的卷積窗口在所寫入的卷積計(jì)算模塊內(nèi)像素?cái)?shù)據(jù)所對(duì)應(yīng)的圖像矩陣上滑動(dòng)過(guò)程中，形成一個(gè)包含卷積核數(shù)據(jù)所在的卷積窗口中心的重疊區(qū)域；

行緩沖模塊，包括移位寄存器構(gòu)成的行緩沖器，用于按照?qǐng)D像橫向像素?cái)?shù)據(jù)長(zhǎng)度緩沖輸入圖像相應(yīng)行的像素?cái)?shù)據(jù)，并根據(jù)主控制模塊生成的列地址信號(hào)和狀態(tài)信號(hào)將緩沖輸入圖像中的像素?cái)?shù)據(jù)輸出至移位選擇控制模塊；

移位選擇控制模塊，用于根據(jù)主控制模塊輸出的所述狀態(tài)信號(hào)選擇行緩沖模塊中輸入圖像相應(yīng)行的像素?cái)?shù)據(jù)，再將每一列像素?cái)?shù)據(jù)并行移位，并對(duì)像素?cái)?shù)據(jù)進(jìn)行填充處理，使得輸入圖像中所有像素?cái)?shù)據(jù)寫入卷積計(jì)算模塊中完成卷積運(yùn)算；

卷積計(jì)算模塊，用于將移位選擇控制模塊輸出的像素?cái)?shù)據(jù)與對(duì)應(yīng)的卷積核數(shù)據(jù)進(jìn)行乘法運(yùn)算，基于加法器組將所述乘法運(yùn)算的結(jié)果相加以實(shí)現(xiàn)卷積運(yùn)算；

所述行緩沖模塊的行緩沖器包括第一行緩沖器、第二行緩沖器和第三行緩沖器，用于通過(guò)列地址選擇端和狀態(tài)選擇端分別與所述主控制模塊并聯(lián)連接；

所述移位選擇控制模塊包括第一選擇器、第二選擇器、第三選擇器和3*3卷積窗口控制邏輯；

第一選擇器、第二選擇器和第三選擇器都有三個(gè)輸入端，這三個(gè)輸入端分別為第一輸入端、第二輸入端、第三輸入端，其中，第一選擇器的第一輸入端與所述第三行緩沖器的輸出端相連接，第一選擇器的第二輸入端與所述第一行緩沖器的輸出端相連接，第一選擇器的第三輸入端與所述第二行緩沖器的輸出端相連接；

第二選擇器的第一輸入端與所述第一行緩沖器的輸出端相連接，第二選擇器的第二輸入端與所述第二行緩沖器的輸出端相連接，第二選擇器的第三輸入端與所述第三行緩沖器的輸出端相連接；

第三選擇器的第一輸入端與所述第二行緩沖器的輸出端相連接，第三選擇器的第二輸入端與所述第三行緩沖器的輸出端相連接，第三選擇器的第三輸入端與所述第一行緩沖器的輸出端相連接；

3*3卷積窗口控制邏輯，包括由第一移位寄存器、第二移位寄存器和第三移位寄存器構(gòu)成的3*3卷積窗口，其中，第一移位寄存器、第二移位寄存器和第三移位寄存器都由三個(gè)寄存器組合構(gòu)成；第一移位寄存器的輸入端與第一選擇器的輸出端相連，用于緩沖第一選擇器選擇進(jìn)入3*3卷積窗口第一行的像素?cái)?shù)據(jù)；第二移位寄存器的輸入端與第二選擇器的輸出端相連，用于緩沖第二選擇器選擇進(jìn)入3*3卷積窗口第二行的像素?cái)?shù)據(jù)；第三移位寄存器的輸入端與第三選擇器的輸出端相連，用于緩沖第三選擇器選擇進(jìn)入3*3卷積窗口第三行的像素?cái)?shù)據(jù)；

其中，第一選擇器的一個(gè)地址輸入端與第二選擇器的一個(gè)地址輸入端相連接，第二選擇器的另一個(gè)地址輸入端和第三選擇器的一個(gè)地址輸入端相連接，第三選擇器的另一個(gè)地址輸入端與所述主控制模塊連接，用于接收所述狀態(tài)信號(hào)。