[發明專利]形成柵極接觸點的導電間隔物的方法以及所得裝置有效
| 申請號: | 201810825723.3 | 申請日: | 2018-07-25 |
| 公開(公告)號: | CN109300780B | 公開(公告)日: | 2023-07-21 |
| 發明(設計)人: | 謝瑞龍;拉爾斯·W·賴柏曼;B·C·保羅;丹尼爾·恰尼莫蓋姆;尼格爾·G·凱夫 | 申請(專利權)人: | 格芯(美國)集成電路科技有限公司 |
| 主分類號: | H01L21/28 | 分類號: | H01L21/28;H01L21/336;H01L29/423;H01L29/78 |
| 代理公司: | 北京戈程知識產權代理有限公司 11314 | 代理人: | 程偉;王錦陽 |
| 地址: | 美國加利*** | 國省代碼: | 暫無信息 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 形成 柵極 接觸 導電 間隔 方法 以及 所得 裝置 | ||
本發明涉及形成柵極接觸點的導電間隔物的方法以及所得裝置,其中,一種方法包括在半導體襯底的第一區域上方形成第一柵極結構。鄰近該第一柵極結構形成第一側壁間隔物。凹入該第一柵極結構及該第一側壁間隔物,以定義第一柵極接觸空腔。在該第一柵極接觸空腔中形成第二側壁間隔物。在該第一柵極接觸空腔中形成第一導電柵極接觸點。移除該第二側壁間隔物,以定義第一間隔物空腔。在該第一間隔物空腔中形成導電材料,以形成接觸該第一導電柵極接觸點的第一導電間隔物。
技術領域
本揭示內容通常涉及集成電路的制造,尤其涉及形成柵極接觸點的導電間隔物的各種方法以及所得裝置。
背景技術
在例如微處理器、儲存裝置等當前的集成電路中,在有限的芯片面積上設置并運行有大量的電路元件,尤其是場效應晶體管(field?effect?transistor;FET)。FET具有各種不同的配置,例如平面裝置、FinFET裝置、納米線裝置等。這些FET裝置通常以開關模式操作,也就是說,這些裝置呈現高導通狀態(開狀態;on-state)和高阻抗狀態(關狀態;off-state)。場效應晶體管的狀態由柵極電極控制,在施加適當的控制電壓后,該柵極電極控制在漏極區與源極區之間所形成的溝道區的電導率。
為提升FET的操作速度并增加集成電路裝置上的FET的密度,多年來,裝置設計人員已大幅降低了FET的物理尺寸,尤其晶體管裝置的溝道長度。由于晶體管裝置的尺寸降低,因此隨著裝置的更新換代增加了電路組件的操作速度,并且在此期間也增加了此類產品中的“封裝密度”,也就是每單位面積的晶體管裝置的數目。通常,由于當前集成電路中的大量電路元件以及所需的復雜布局,因此無法在制造該些電路元件的同一裝置層級內建立各電路元件的電性連接或“線路布置”。因此,在形成于該產品的該裝置層級上方的一個或多個額外堆疊的所謂“金屬化層”中形成各種電性連接,構成該集成電路產品的總體線路圖案。這些金屬化層通常由絕緣材料層以及形成于該材料層中的導電金屬線或導電過孔組成。一般來說,該些導線提供層級內部的電性連接,而該導電過孔提供不同層級金屬線之間的層級間連接或垂直連接。這些導線及導電過孔可由各種不同材料例如銅組成,具有適當的阻擋層等。集成電路產品中的第一金屬化層通常被稱為“M1”層。而用以在該M1層與下方層級導電結構之間建立電性連接的導電過孔(下面將作更詳細解釋)通常被稱為“V0”過孔。位于這些金屬化層中的導線及導電過孔通常由銅組成,且它們通過已知的鑲嵌或雙鑲嵌技術形成于絕緣材料層中。
圖1A顯示由形成于半導體襯底12中及上方的多個晶體管裝置11組成的示例集成電路產品10的橫剖視圖。圖1B顯示單個晶體管裝置11的簡單平面視圖。這些附圖顯示多個所謂“CA接觸”結構14,其用以建立與裝置11的簡單示意源極/漏極區20的電性連接;以及柵極接觸結構點16,其有時被稱為“CB接觸”結構,經形成以建立與該晶體管裝置的柵極結構的電性接觸點。如圖1B中所示,CB柵極接觸點16通常垂直位于圍繞裝置11的隔離材料13上方,也就是,CB柵極接觸點16通常不位于襯底12中所定義的主動區上方,但它可能在一些先進架構中。
請參照圖1A至1B,晶體管11包括示例柵極結構22(也就是柵極絕緣(介電)層22A及柵極電極22B)、柵極覆蓋層24、側壁間隔物26以及簡單示意的源極/漏極區20。如上所述,在流程的此點,在襯底12中也已形成隔離區13。在圖1A中所示的制造點,在襯底12上方已形成絕緣材料層30A、30B,也就是層間介電材料。其它材料層例如接觸蝕刻停止層及類似物未顯示于附圖中。附圖中還顯示示例抬升式外延源極/漏極(S/D)區32以及通常包括所謂“溝槽硅化物”(trench?silicide;TS)結構36的源極/漏極接觸結構34。CA接觸結構14可為分立接觸元件的形式,也就是從上方觀看時具有通常類似方形的形狀(如圖1B中所示)或圓柱狀的一個或多個形成于層間介電材料中的個別接觸塞。在其它應用中(圖1B中未顯示),CA接觸結構14也可為線型特征,其接觸下方的線型特征例如接觸源極/漏極區20的TS結構36(TS結構36是通常沿平行于柵極結構22的方向貫穿源極/漏極區20上的整個主動區的線型特征)。TS結構36、CA接觸點14及CB接觸點16在業內都被視為裝置級接觸點。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于格芯(美國)集成電路科技有限公司,未經格芯(美國)集成電路科技有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201810825723.3/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一種硅片的處理方法及裝置
- 下一篇:ONO膜層的制造方法
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





