[發(fā)明專利]集成電路裝置、物理量測量裝置、電子設備和移動體

有效

• 申請?zhí)枺?/td>: 201810818132.3
• 申請日: 2018-07-24
• 公開（公告）號: CN109298621B
• 公開（公告）日: 2021-10-22
• 發(fā)明（設計）人: 小松史和;堤昭夫
• 申請（專利權）人: 精工愛普生株式會社
• 主分類號: G04F10/00
• 分類號: G04F10/00
• 代理公司: 北京三友知識產(chǎn)權代理有限公司 11127
• 代理人: 鄧毅;李慶澤

1.一種集成電路裝置，其進行基于第1信號和第2信號的信號處理，其特征在于，該集成電路裝置包含：

端子區(qū)域，其配置有輸入所述第2信號的第2信號端子；

模擬前端電路，其進行所述第2信號的波形整形；

時間數(shù)字轉換電路，其將所述第1信號的轉變時刻與所述波形整形后的所述第2信號的轉變時刻的時間差轉換為數(shù)字值；

第1時鐘信號生成電路，其具有第1振蕩電路，輸出由所述第1振蕩電路使第1振蕩元件振蕩而生成的第1時鐘信號；以及

第2時鐘信號生成電路，其具有第2振蕩電路，輸出由所述第2振蕩電路使第2振蕩元件振蕩而生成的第2時鐘信號，

所述時間數(shù)字轉換電路根據(jù)所述第1時鐘信號和所述第2時鐘信號，進行時間數(shù)字轉換，

在設從所述集成電路裝置的第1邊朝向與所述第1邊相對的第2邊的方向為第1方向時，所述模擬前端電路配置于所述端子區(qū)域的所述第1方向側，所述時間數(shù)字轉換電路配置于所述模擬前端電路的所述第1方向側、以及與所述第1方向交叉的方向側中的至少一側。

2.根據(jù)權利要求1所述的集成電路裝置，其特征在于，

所述第1時鐘信號生成電路和所述第2時鐘信號生成電路配置于所述時間數(shù)字轉換電路的所述第1方向側。

3.根據(jù)權利要求1或2所述的集成電路裝置，其特征在于，該集成電路裝置包含：

第1振蕩用端子，其與所述第1振蕩電路連接；

第2振蕩用端子，其與所述第1振蕩電路連接；

第3振蕩用端子，其與所述第2振蕩電路連接；以及

第4振蕩用端子，其與所述第2振蕩電路連接，

在與所述集成電路裝置的基板正交的方向上俯視時，所述第1振蕩用端子配置在與所述第1振蕩元件重疊的位置上，第2振蕩用端子配置在不與所述第1振蕩元件重疊的位置上，

在所述俯視時，所述第3振蕩用端子配置在與所述第2振蕩元件重疊的位置上，第4振蕩用端子配置在不與所述第2振蕩元件重疊的位置上。

4.根據(jù)權利要求3所述的集成電路裝置，其特征在于，

所述第1振蕩用端子的面積大于所述第2振蕩用端子的面積，所述第3振蕩用端子的面積大于所述第4振蕩用端子的面積。

5.根據(jù)權利要求3所述的集成電路裝置，其特征在于，

所述第1時鐘信號生成電路是第1PLL電路，該第1PLL電路包含：所述第1振蕩電路；以及第1控制信號生成電路，其向所述第1振蕩電路輸出控制所述第1振蕩電路的振蕩頻率的控制信號，

所述第2時鐘信號生成電路是第2PLL電路，該第2PLL電路包含：所述第2振蕩電路；以及第2控制信號生成電路，其向所述第2振蕩電路輸出控制所述第2振蕩電路的振蕩頻率的控制信號，

在所述俯視時，所述第1控制信號生成電路和所述第2控制信號生成電路被配置在所述第1振蕩用端子與所述第3振蕩用端子之間。

6.根據(jù)權利要求1或2所述的集成電路裝置，其特征在于，

該集成電路裝置包含第3振蕩電路，該第3振蕩電路通過使第3振蕩元件振蕩，生成基準時鐘信號，

所述第1時鐘信號生成電路生成與所述基準時鐘信號相位同步的所述第1時鐘信號，所述第2時鐘信號生成電路生成與所述基準時鐘信號相位同步的所述第2時鐘信號。

7.根據(jù)權利要求6所述的集成電路裝置，其特征在于，

所述第3振蕩電路配置于所述第1時鐘信號生成電路和所述第2時鐘信號生成電路的所述第1方向側。

8.根據(jù)權利要求6所述的集成電路裝置，其特征在于，該集成電路裝置包含：

第5振蕩用端子，其與所述第3振蕩電路連接；以及

第6振蕩用端子，其與所述第3振蕩電路連接，

在與所述集成電路裝置的基板正交的方向上俯視時，所述第5振蕩用端子配置在與所述第3振蕩元件重疊的位置上，所述第6振蕩用端子配置在不與所述第3振蕩元件重疊的位置上。