[發(fā)明專利]Efuse控制器、Efuse系統(tǒng)及Efuse燒寫方法

有效

• 申請?zhí)枺?/td>: 201810814382.X
• 申請日: 2018-07-23
• 公開（公告）號: CN108962329B
• 公開（公告）日: 2023-09-29
• 發(fā)明（設(shè)計(jì)）人: 蔣松鷹;姚煒
• 申請（專利權(quán)）人: 上海艾為電子技術(shù)股份有限公司
• 主分類號: G11C17/16
• 分類號: G11C17/16;G11C17/18
• 代理公司: 北京合智同創(chuàng)知識產(chǎn)權(quán)代理有限公司 11545
• 代理人: 李杰

1.一種Efuse控制器，其特征在于，包括：

數(shù)據(jù)整形模塊，包括第一輸入端、第二輸入端和輸出端，所述第一輸入端用于接收時鐘輸入信號，所述第二輸入端用于接收數(shù)據(jù)輸入信號，所述數(shù)據(jù)整形模塊的輸出端輸出根據(jù)所述時鐘輸入信號對所述數(shù)據(jù)輸入信號整形，生成整形輸出信號；

計(jì)數(shù)器，輸入端用于接收時鐘輸入信號，輸出端用于輸出對所述時鐘輸入信號的計(jì)數(shù)結(jié)果；

邏輯與門電路，包括兩個輸入端及一個輸出端，所述兩個輸入端中的一個用于接收時鐘輸入信號，另一個輸入端用于接收所述整形輸出信號；所述邏輯與門電路的輸出端用于連接Efuse模塊的STROBE信號輸入端；

譯碼電路，包括兩個輸入端及一個輸出端，所述兩個輸入端中的一個用于接收所述計(jì)數(shù)結(jié)果，另一個輸入端用于接收所述整形輸出信號；所述譯碼電路的輸出端用于連接Efuse模塊的數(shù)據(jù)信號輸入端。

2.如權(quán)利要求1所述的Efuse控制器，其特征在于，所述數(shù)據(jù)整形模塊為一級觸發(fā)器，所述一級觸發(fā)器用于在所述時鐘輸入信號的每個周期的起始上升沿，根據(jù)所述數(shù)據(jù)輸入信號整形觸發(fā)生成整形輸出信號。

3.如權(quán)利要求2所述的Efuse控制器，其特征在于，所述一級觸發(fā)器具體用于在所述時鐘輸入信號的每個周期的起始上升沿，當(dāng)所述數(shù)據(jù)輸入信號為高電平時，生成高電平的整形輸出信號；當(dāng)所述數(shù)據(jù)輸入信號為低電平時，生成低電平的整形輸出信號。

4.如權(quán)利要求1-3中任一項(xiàng)所述的Efuse控制器，其特征在于，還包括：延遲器，所述延遲器的輸入端連接所述邏輯與門電路的輸出端，所述延遲器的輸出端用于連接Efuse模塊的STROBE信號輸入端。

5.如權(quán)利要求4所述的Efuse控制器，其特征在于，所述延遲器的延遲時長為50ns。

6.如權(quán)利要求4所述的Efuse控制器，其特征在于，還包括復(fù)位信號輸入端，所述復(fù)位信號輸入端用于接收復(fù)位信號，所述復(fù)位信號為低電平有效。

7.如權(quán)利要求6所述的Efuse控制器，其特征在于，所述計(jì)數(shù)器為0～15的計(jì)數(shù)器，在所述復(fù)位信號為低電平時，所述計(jì)數(shù)器的計(jì)數(shù)結(jié)果設(shè)置為區(qū)別于0～15的標(biāo)識值，并在每次計(jì)數(shù)15之后的下一個時鐘，所述計(jì)數(shù)器的計(jì)數(shù)結(jié)果設(shè)置為所述標(biāo)識值。

8.一種Efuse系統(tǒng)，包括Efuse模塊，其特征在于，所述Efuse系統(tǒng)還包括如上述權(quán)利要求1-7中任一項(xiàng)所述的Efuse控制器，所述Efuse控制器與所述Efuse模塊連接。

9.一種基于權(quán)利要求8所述Efuse系統(tǒng)的Efuse燒寫方法，其特征在于，包括：

分別接收復(fù)位信號、時鐘輸入信號以及數(shù)據(jù)輸入信號；

在所述復(fù)位信號處于非有效狀態(tài)時，根據(jù)所述時鐘輸入信號對所述數(shù)據(jù)輸入信號整形，生成整形輸出信號，并生成對所述時鐘輸入信號的計(jì)數(shù)結(jié)果；

將所述時鐘輸入信號與所述整形輸出信號進(jìn)行邏輯與運(yùn)算，并根據(jù)所述邏輯與運(yùn)算的結(jié)果，生成并輸出Efuse模塊的STROBE信號；

根據(jù)所述計(jì)數(shù)結(jié)果，對所述整形輸出信號進(jìn)行譯碼，生成并輸出所述Efuse模塊的數(shù)據(jù)信號。

10.如權(quán)利要求9所述的Efuse燒寫方法，其特征在于，所述根據(jù)所述時鐘輸入信號對所述數(shù)據(jù)輸入信號整形，生成整形輸出信號的步驟包括：

在所述時鐘輸入信號的每個周期的起始上升沿，當(dāng)所述數(shù)據(jù)輸入信號為高電平時，生成高電平的整形輸出信號；當(dāng)所述數(shù)據(jù)輸入信號為低電平時，生成低電平的整形輸出信號。

11.如權(quán)利要求9或10中任一項(xiàng)所述的Efuse燒寫方法，其特征在于，所述根據(jù)所述邏輯與運(yùn)算的結(jié)果，生成并輸出Efuse模塊的STROBE信號的步驟包括：

將所述邏輯與運(yùn)算的結(jié)果延遲預(yù)設(shè)時間，得到延遲后的信號，作為所述Efuse模塊的STROBE信號。

12.如權(quán)利要求11所述的Efuse燒寫方法，其特征在于，計(jì)數(shù)器為0～15的計(jì)數(shù)器，在所述復(fù)位信號為低電平時，所述計(jì)數(shù)器的計(jì)數(shù)結(jié)果設(shè)置為區(qū)別于0～15的標(biāo)識值，并在每次計(jì)數(shù)15之后的下一個時鐘，所述計(jì)數(shù)器的計(jì)數(shù)結(jié)果設(shè)置為所述標(biāo)識值。