[發明專利]半導體器件及其制作方法

在審

• 申請號: 201810802605.0
• 申請日: 2018-07-20
• 公開（公告）號: CN109065622A
• 公開（公告）日: 2018-12-21
• 發明（設計）人: 劉美華;林信南;劉巖軍
• 申請（專利權）人: 深圳市晶相技術有限公司
• 主分類號: H01L29/778
• 分類號: H01L29/778;H01L21/335
• 代理公司: 深圳精智聯合知識產權代理有限公司 44393
• 代理人: 夏聲平

本發明涉及半導體技術領域，提供一種半導體器件及其制作方法。所述半導體器件包括：半導體基板；第一介質層；隔離層；第二介質層；柵極金屬層；第一源極；第一漏極；第一柵極；第二源極；第二漏極；以及第二柵極；其中，所述第一漏極與所述第二源極在所述柵極金屬層上方相互接觸連接。本發明的半導體器件通過對半導體器件的結構進行優化，得到一種低壓增強型半導體器件結構與高壓耗盡型半導體器件結構低電阻互連，實現了半導體器件，可以獲得更好的器件開關特性。

技術領域

本發明涉及半導體技術領域，尤其涉及一種半導體器件以及一種半導體器件的制作方法。

背景技術

對于半導體器件而言，分為耗盡型半導體器件和增強型半導體器件。耗盡型半導體器件由于一直處于常開狀態，應用在集成電路中會產生很大的功耗，也會造成可靠性問題。因此，實現增強型半導體器件是半導體器件走上集成的必經之路。

發明內容

為解決上述問題，本發明提供一種半導體器件及其制作方法，通過對半導體器件的結構進行優化，得到一種低壓增強型半導體器件結構與高壓耗盡型半導體器件結構低電阻互連，實現了半導體器件，可以獲得更好的器件開關特性。

具體地，本發明實施例提供的一種半導體器件，包括：半導體基板；第一介質層，設置于所述半導體基板上；隔離層，設置于所述第一介質層上、且填充隔離孔，所述隔離孔貫穿所述第一介質層、并伸入所述半導體基板內部；第二介質層，設置于所述隔離層上、且延伸至第一柵極接觸孔和第二柵極接觸孔內以覆蓋所述第一柵極接觸孔的底部和所述第二柵極接觸孔的底部，所述第一柵極接觸孔和所述第二柵極接觸孔均貫穿所述隔離層和所述第一介質層，所述第一柵極接觸孔還伸入所述半導體基板內部，以及所述第一柵極接觸孔和所述第二柵極接觸孔分設在所述隔離孔的兩側；柵極金屬層，設置于所述第二介質層上、且延伸至所述第一柵極接觸孔和所述第二柵極接觸孔內以覆蓋位于所述第一柵極接觸孔底部和所述第二柵極接觸孔底部的所述第二介質層；第一源極，設置于所述柵極金屬層上、且填充第一源極接觸孔，所述第一源極接觸孔依次貫穿所述柵極金屬層、所述第二介質層、所述隔離層和所述第一介質層；第一漏極，設置于所述柵極金屬層上、且填充第一漏極接觸孔，所述第一漏極接觸孔依次貫穿所述柵極金屬層、所述第二介質層、所述隔離層和所述第一介質層；第一柵極，設置于所述柵極金屬層上、且填充所述第一柵極接觸孔；第二源極，設置于所述柵極金屬層上、且填充第二源極接觸孔，所述第二源極接觸孔依次貫穿所述柵極金屬層、所述第二介質層、所述隔離層和所述第一介質層；第二漏極，設置于所述柵極金屬層上、且填充第二漏極接觸孔，所述第二漏極接觸孔依次貫穿所述柵極金屬層、所述第二介質層、所述隔離層和所述第一介質層；以及第二柵極，設置于所述柵極金屬層上、且填充第二柵極接觸孔；其中，所述第一漏極與所述第二源極在所述柵極金屬層上方相互接觸連接。

在本發明其中一個實施例中，所述半導體基板包括：硅襯底，以及設置于所述硅襯底表面的氮化鎵緩沖層和設置于所述氮化鎵緩沖層表面的氮化鎵鋁層。

在本發明其中一個實施例中，所述隔離孔還貫穿所述氮化鎵鋁層并伸入至所述氮化鎵緩沖層中。

在本發明其中一個實施例中，所述第一柵極接觸孔伸入所述氮化鎵鋁層。

在本發明其中一個實施例中，所述氮化鎵緩沖層和所述氮化鎵鋁層之間形成有二維電子氣溝道。

在本發明其中一個實施例中，所述隔離層為等離子體增強正硅酸乙酯(PETEOS)沉積氧化硅膜。

在本發明其中一個實施例中，所述柵極金屬層由氮化鈦組成。

在本發明其中一個實施例中，所述第一源極、所述第一漏極、所述第一柵極、所述第二源極、所述第二漏極和/或所述第二柵極由歐姆接觸金屬組成，所述歐姆接觸金屬從下至上依次包括：第一鈦金屬層、鋁金屬層、第二鈦金屬層和氮化鈦層。