[發(fā)明專利]包括動(dòng)態(tài)電壓和頻率縮放開關(guān)的存儲(chǔ)器件及其操作方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201810801485.2
• 申請(qǐng)日: 2018-07-20
• 公開（公告）號(hào): CN109285578B
• 公開（公告）日: 2023-08-01
• 發(fā)明（設(shè)計(jì)）人: 金榮華;吳臺(tái)榮;張晉熏;河慶洙
• 申請(qǐng)（專利權(quán)）人: 三星電子株式會(huì)社
• 主分類號(hào): G11C11/40
• 分類號(hào): G11C11/40
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 邵亞麗;李芳華

1.一種存儲(chǔ)器件，包括：

第一開關(guān)，切換第一電源電壓，并將第一電源電壓傳送至第一電源軌的公共節(jié)點(diǎn)；

第二開關(guān)，切換第二電源電壓，并將第二電源電壓傳送至公共節(jié)點(diǎn)；

控制邏輯，在存儲(chǔ)器件的初始驅(qū)動(dòng)期間，生成用于控制第一開關(guān)的第一控制信號(hào)；和

屏蔽電路，通過向第一開關(guān)提供通過屏蔽第一控制信號(hào)所獲得的第一屏蔽控制信號(hào)，控制第一開關(guān)在存儲(chǔ)器件的初始驅(qū)動(dòng)時(shí)段的至少部分時(shí)段中維持導(dǎo)通狀態(tài)，

其中，所述第一電源電壓和第二電源電壓是非零值。

2.根據(jù)權(quán)利要求1所述的存儲(chǔ)器件，其中所述第一電源電壓比所述第二電源電壓具有更高電平。

3.根據(jù)權(quán)利要求1所述的存儲(chǔ)器件，其中：

所述第一電源電壓是由低功率雙倍數(shù)據(jù)速率(LPDDR)規(guī)范定義的VDD2H，并且所述第二電源電壓是由LPDDR規(guī)范定義的VDD2L，

所述第一開關(guān)是第一動(dòng)態(tài)電壓和頻率縮放(DVFS)開關(guān)，用于切換VDD2H用于DVFS功能，以及

所述第二開關(guān)是第二DVFS開關(guān)，用于切換VDD2L用于該DVFS功能。

4.根據(jù)權(quán)利要求1所述的存儲(chǔ)器件，其中：

所述第一開關(guān)包括p型金屬氧化物半導(dǎo)體(PMOS)晶體管，并且所述第一屏蔽控制信號(hào)施加到該P(yáng)MOS晶體管的柵極，并且

所述第一屏蔽控制信號(hào)在初始驅(qū)動(dòng)時(shí)段中維持邏輯低狀態(tài)。

5.根據(jù)權(quán)利要求4所述的存儲(chǔ)器件，其中：

該控制邏輯向該屏蔽電路提供第一內(nèi)部控制信號(hào)，并且該第一內(nèi)部控制信號(hào)在初始驅(qū)動(dòng)時(shí)段內(nèi)維持邏輯低狀態(tài)，和

該屏蔽電路包括：

與非門邏輯，接收第一內(nèi)部控制信號(hào)和第一控制信號(hào)，并生成第一輸出信號(hào)；和

第一反相器，生成通過反轉(zhuǎn)來自該與非門邏輯的第一輸出信號(hào)而獲得的第二輸出信號(hào)，并將該第二輸出信號(hào)提供到第一開關(guān)作為第一屏蔽控制信號(hào)。

6.根據(jù)權(quán)利要求5所述的存儲(chǔ)器件，其中所述屏蔽電路進(jìn)一步包括第二反相器，生成通過反轉(zhuǎn)所述第二輸出信號(hào)而獲得的第三輸出信號(hào)，并提供所述第三輸出信號(hào)作為用于控制所述第二開關(guān)的第二控制信號(hào)。

7.根據(jù)權(quán)利要求1所述的存儲(chǔ)器件，其中所述控制邏輯進(jìn)一步在所述存儲(chǔ)器件的初始驅(qū)動(dòng)期間生成用于控制所述第二開關(guān)的第二控制信號(hào)。

8.根據(jù)權(quán)利要求1所述的存儲(chǔ)器件，其中：

所述第一開關(guān)和第二開關(guān)中的每一個(gè)包括p型金屬氧化物半導(dǎo)體(PMOS)晶體管，并且該第一電源電壓比該第二電源電壓具有更高的電平，并且

該第一電源電壓作為所述第一開關(guān)和第二開關(guān)中的每一個(gè)的體電壓施加。

9.根據(jù)權(quán)利要求1所述的存儲(chǔ)器件，其中：

該存儲(chǔ)器件從外部電源管理集成電路(PMIC)接收所述第一電源電壓和第二電源電壓，和

在與第一電源電壓相比的預(yù)定延遲之后，將第二電源電壓提供到該存儲(chǔ)器件。

10.一種存儲(chǔ)器件，根據(jù)低功率雙倍數(shù)據(jù)速率(LPDDR)規(guī)范接收第一電源電壓VDD1、第二高功率電壓VDD2H和第二低功率電壓VDD2L，所述存儲(chǔ)器件包括：

第一動(dòng)態(tài)電壓和頻率縮放(DVFS)開關(guān)，連接在傳送第二高功率電壓VDD2H的第一電源軌、和傳送遵照DVFS功能的至少兩個(gè)電源電壓的第二電源軌之間；

第二DVFS開關(guān)，連接在傳送第二低功率電壓VDD2L的第三電源軌和該第二電源軌之間；和

屏蔽電路，接收用于在存儲(chǔ)器件的初始驅(qū)動(dòng)時(shí)段中控制第一DVFS開關(guān)的第一DVFS控制信號(hào)，屏蔽第一DVFS控制信號(hào)，并向第一DVFS開關(guān)提供用于在初始驅(qū)動(dòng)時(shí)段中導(dǎo)通第一DVFS開關(guān)的第一屏蔽DVFS控制信號(hào)。

11.根據(jù)權(quán)利要求10所述的存儲(chǔ)器件，進(jìn)一步包括控制邏輯，在所述存儲(chǔ)器件的所述初始驅(qū)動(dòng)時(shí)段中生成所述第一DVFS控制信號(hào)、和用于進(jìn)行屏蔽處理所使用的第一內(nèi)部控制信號(hào)。