[發明專利]一種提高讀寫穩定性的存儲單元電路與存儲裝置

有效

• 申請號: 201810798035.2
• 申請日: 2018-07-19
• 公開（公告）號: CN109119112B
• 公開（公告）日: 2021-04-13
• 發明（設計）人: 鄧小鶯;賴科;蔡良偉;朱明程
• 申請（專利權）人: 深圳大學
• 主分類號: G11C11/419
• 分類號: G11C11/419
• 代理公司: 深圳市君勝知識產權代理事務所(普通合伙) 44268
• 代理人: 王永文;劉文求

本發明公開了一種提高讀寫穩定性的存儲單元電路與存儲裝置，其中，所述提高讀寫穩定性的存儲單元電路包括第一反相器、第二反相器、開關模塊和放電控制模塊；所述第一反相器和第二反相器交叉耦合，所述開關模塊連接在第一反相器和第二反相器之間，用于在進行寫操作時關閉，切斷所述第一反相器和第二反相器的交叉耦合，在進行保持操作和讀操作時開啟，使所述第一反相器和第二反相器重新交叉耦合連接形成正反饋；所述放電控制模塊與位線連接，用于在進行讀操作時對位線進行放電。通過開關模塊在寫操作過程中切斷交叉耦合反相器的正反饋作用，減弱數據保存能力，提高數據寫入能力，并且采用讀寫分離結構使得讀寫穩定性大大提高。

技術領域

本發明涉及存儲器技術領域，特別涉及一種提高讀寫穩定性的存儲單元電路與存儲裝置。

背景技術

近年來，移動智能設備和生物芯片等快速發展，這些設備主要采用電池供電的方式，因此降低設備的功耗變得十分重要。降低電源電壓可以降低動態功耗和泄漏功耗，是一種效果明顯的降低芯片功耗的方式。然而對于SRAM而言，降低電源電壓會帶來讀寫性能惡化、泄漏電流增大等負面影響，在先進的工藝節點下，尤其是晶體管特征尺寸小于0.13um時，傳統6T存儲單元（如圖1所示）的性能惡化十分嚴重，因此需要設計一種可以提高讀寫穩定性能的SRAM存儲單元，以適應低電壓的使用環境。

因而現有技術還有待改進和提高。

發明內容

鑒于上述現有技術的不足之處，本發明的目的在于提供一種提高讀寫穩定性的存儲單元電路與存儲裝置，通過開關模塊在不同的數據操作時保持開啟或關閉，使得在寫操作過程中可切斷交叉耦合反相器的正反饋作用，減弱數據保存能力，提高數據寫入能力，并且采用讀寫分離結構使得讀寫穩定性大大提高。

為了達到上述目的，本發明采取了以下技術方案：

一種提高讀寫穩定性的存儲單元電路，其包括第一反相器、第二反相器、開關模塊和放電控制模塊；所述第一反相器和第二反相器交叉耦合，所述開關模塊連接在第一反相器和第二反相器之間，用于在進行寫操作時關閉，切斷所述第一反相器和第二反相器的交叉耦合，在進行保持操作和讀操作時開啟，使所述第一反相器和第二反相器重新交叉耦合連接形成正反饋；所述放電控制模塊與位線連接，用于在進行讀操作時對位線進行放電。

所述的提高讀寫穩定性的存儲單元電路中，還包括傳輸模塊，所述傳輸模塊與第一反相器和第二反相器連接，用于在進行寫操作時切換為開啟狀態，在進行保持操作和讀操作時切換為關閉狀態。

所述的提高讀寫穩定性的存儲單元電路中，所述傳輸模塊包括第一MOS管和第二MOS管，所述第一MOS管的柵極和第二MOS管的柵極均連接寫字線WWL，所述第一MOS管的源極連接位線BL，所述第一MOS管的漏極連接第一反相器和放電模塊；所述第二MOS管的漏極連接位線BLB，所述第二MOS管的源極連接第二反相器和放電模塊。

所述的提高讀寫穩定性的存儲單元電路中，所述第一反相器包括第三MOS管和第四MOS管，所述第二反相器包括第五MOS管和第六MOS管，所述開關模塊包括第七MOS管和第八MOS管；所述第三MOS管的源極連接第五MOS管的源極，所述第三MOS管的柵極連接第四MOS管的柵極、第七MOS管的源極、第一MOS管的漏極和放電模塊，所述第三MOS管的漏極連接第四MOS管的漏極和第八MOS管的源極；所述第五MOS管的柵極連接第六MOS管的柵極、第八MOS管的漏極、第二MOS管的源極和放電模塊，所述第五MOS管的漏極連接第六MOS管的漏極和第七MOS管的漏極；所述第四MOS管的源極和第六MOS管的源極均接地；所述第七MOS管的柵極和第八MOS管的柵極均連接寫字線WWL。