[發明專利]總線仲裁方法和系統

有效

• 申請號: 201810788007.2
• 申請日: 2018-07-18
• 公開（公告）號: CN109002408B
• 公開（公告）日: 2022-09-09
• 發明（設計）人: 伍德斌;王祎磊
• 申請（專利權）人: 北京憶芯科技有限公司
• 主分類號: G06F13/16
• 分類號: G06F13/16
• 代理公司: 北京卓特專利代理事務所(普通合伙) 11572
• 代理人: 陳變花

本申請屬于存儲總線技術領域，具體的，涉及對多個主設備訪問總線的訪問請求的仲裁。本申請具體提供一種總線仲裁方法和系統，包括：一個或多個總線主設備、總線仲裁器和一個或多個總線從設備；總線主設備告知總線仲裁器可以進行總線控制權切換；響應于總線主設備的可以進行總線控制權切換指示，總線仲裁器選擇切換或保持具有總線控制權的主設備。采用本發明提供的技術方案優化總線仲裁方式，進一步提高資源利用率。

技術領域

本申請屬于存儲總線技術領域，具體的，涉及對多個主設備訪問總線的訪問請求的仲裁。

背景技術

總線是電子設備的重要組成部分。諸如計算機、服務器中使用PCIe總線、USB總線(universal serial bus通用串行總線)來耦合多種外圍設備、存儲器與CPU。AMBA、Wishbone與Avalon是SoC中常用的總線。

DRAM(Dynamic Random Access Memory，動態隨機訪問存儲器)耦合到總線。主設備通過總線訪問DRAM。常見的DRAM類型有SDRAM、DDR SDRAM以及DDR2SDRAM等。DRAM的總線帶寬往往決定了系統的最大處理能力。提高DRAM的總線帶寬是提高系統處理能力的重要途徑。

多種設備耦合到總線.能控制總線并與從設備進行數據交換的耦合到總線的設備稱為主設備；不能控制總線，但能通過總線接收訪問請求并做出響應的耦合到總線的設備稱為從設備。

多種電子設備的芯片中使用總線。以存儲設備控制器為例，圖1展示了存儲設備控制器的總線系統的示意圖。

存儲設備控制器的總線系統包括耦合到總線102的多個總線主設備101和DRAM103。作為舉例，總線主設備101包括前端子系統1011，后端子系統1012與CPU子系統1013。

前端子系統1011例如根據NVMe/PCIe協議同耦合到存儲設備的主機交換數據。前端子系統1011寫入存儲設備的數據被臨時存儲在DRAM，主機從存儲設備讀出的數據從DRAM通過前端子系統1011提供給主機。

后端子系統1012例如根據ONFI協議同NVM芯片交換數據。后端子系統1012將DRAM103中的數據提供給NVM芯片，也將從NVM芯片讀出的數據存儲到DRAM103，并供前端子系統1011使用。

CPU子系統1013在前端子系統1011與后端子系統1012之間生成和/或傳遞命令，以協調各子系統的工作。

總線102包括前端DMA代理1021、后端DMA代理1022、CPU代理1023和總線仲裁器1024。

為訪問DRAM或其他總線設備，前端子系統1011向前端DMA代理1021提供讀/寫訪問命令，后端子系統1012向后端DMA代理1022提供讀/寫訪問命令，CPU子系統1013向CPU代理1023提供讀/寫訪問命令。

發明內容

在使用DRAM作為數據緩存時，前端子系統、后端子系統和/或CPU可能同時訪問DRAM。前端DMA代理與后端DMA代理(統稱DMA代理)傾向于發出大尺寸的數據包訪問DRAM，以傳輸例如若干KB大小整頁數據。CPU主設備傾向于發出相對小尺寸的數據包訪問DRAM，以訪問例如若干字節大小的代表IO命令的數據結構。在DMA主設備占據總線進行數據傳輸時，如果CPU需要傳輸數據，總線仲裁器需要做出選擇。如果優先服務來自CPU的總線訪問請求，將導致頻繁打斷DMA主設備的數據傳輸，切換總線上的讀/寫操作，造成對總線與DRAM的利用率的較大影響。如果總線仲裁器優先服務于DMA主設備的總線訪問請求，將導致CPU的總線訪問請求的較大延遲，并影響存儲設備的整體性能。

并且，總線仲裁器無法獲知前端子系統、后端子系統以及CPU的總線訪問的方式，因此難以找到優化的總線仲裁方式，并導致無法獲得對DRAM、總線以及各總線部件的有效利用。