[發(fā)明專利]移位寄存器單元及其驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路及顯示裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 201810778019.7
• 申請(qǐng)日: 2018-07-16
• 公開（公告）號(hào): CN110176217B
• 公開（公告）日: 2020-06-23
• 發(fā)明（設(shè)計(jì)）人: 青海剛
• 申請(qǐng)（專利權(quán)）人: 京東方科技集團(tuán)股份有限公司;成都京東方光電科技有限公司
• 主分類號(hào): G09G3/36
• 分類號(hào): G09G3/36;G09G3/20;G11C19/28
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 彭久云

1.一種移位寄存器單元，包括：輸入電路、上拉控制電路和輸出電路；其中，

所述輸入電路配置為接收輸入信號(hào)且響應(yīng)于第一時(shí)鐘信號(hào)根據(jù)所述輸入信號(hào)對(duì)上拉節(jié)點(diǎn)的電平進(jìn)行控制；

所述上拉控制電路配置為在所述上拉節(jié)點(diǎn)的電平以及所述第一時(shí)鐘信號(hào)的控制下，對(duì)第一節(jié)點(diǎn)的電平進(jìn)行控制；

所述輸出電路配置為接收第一電壓端的第一電壓，且在所述第一節(jié)點(diǎn)的電平的控制下將所述第一電壓輸出至輸出端；

其中，所述第一電壓與所述輸出電路的導(dǎo)通電壓相反。

2.根據(jù)權(quán)利要求1所述的移位寄存器單元，其中，所述上拉控制電路包括第二節(jié)點(diǎn)控制子電路、下拉節(jié)點(diǎn)控制子電路、下拉子電路以及第一節(jié)點(diǎn)控制子電路；其中，

所述第二節(jié)點(diǎn)控制子電路配置為在所述上拉節(jié)點(diǎn)的電平和所述第一時(shí)鐘信號(hào)的控制下，對(duì)第二節(jié)點(diǎn)的電平進(jìn)行控制；

所述下拉節(jié)點(diǎn)控制子電路配置為在所述上拉節(jié)點(diǎn)的電平和所述第二節(jié)點(diǎn)的電平的控制下，對(duì)下拉節(jié)點(diǎn)的電平進(jìn)行控制；

所述下拉子電路配置為在所述下拉節(jié)點(diǎn)的電平的控制下，對(duì)所述上拉節(jié)點(diǎn)的電平進(jìn)行控制；

所述第一節(jié)點(diǎn)控制子電路配置為在所述上拉節(jié)點(diǎn)的電平以及所述下拉節(jié)點(diǎn)的電平的控制下，對(duì)所述第一節(jié)點(diǎn)的電平進(jìn)行控制。

3.根據(jù)權(quán)利要求1或2所述的移位寄存器單元，其中，所述輸入電路包括：

第一晶體管，其中，所述第一晶體管的柵極和第一時(shí)鐘信號(hào)端連接以接收所述第一時(shí)鐘信號(hào)，所述第一晶體管的第一極和輸入端連接以接收所述輸入信號(hào)，所述第一晶體管的第二極和所述上拉節(jié)點(diǎn)連接。

4.根據(jù)權(quán)利要求1或2所述的移位寄存器單元，其中，所述輸出電路包括：

第二晶體管，其中，所述第二晶體管的柵極和所述第一節(jié)點(diǎn)連接，所述第二晶體管的第一極和所述第一電壓端連接以接收所述第一電壓，所述第二晶體管的第二極和所述輸出端連接。

5.根據(jù)權(quán)利要求2所述的移位寄存器單元，其中，所述第二節(jié)點(diǎn)控制子電路包括：

第三晶體管，其中，所述第三晶體管的柵極和所述上拉節(jié)點(diǎn)連接，所述第三晶體管的第一極和所述第一電壓端連接以接收所述第一電壓，所述第三晶體管的第二極和所述第二節(jié)點(diǎn)連接；

第一電容，其中，所述第一電容的第一極和第一時(shí)鐘信號(hào)端連接以接收所述第一時(shí)鐘信號(hào)，所述第一電容的第二極和所述第二節(jié)點(diǎn)連接。

6.根據(jù)權(quán)利要求2所述的移位寄存器單元，其中，所述下拉節(jié)點(diǎn)控制子電路包括：

第四晶體管，其中，所述第四晶體管的柵極和所述上拉節(jié)點(diǎn)連接，所述第四晶體管的第一極和所述第一電壓端連接以接收所述第一電壓，所述第四晶體管的第二極和所述下拉節(jié)點(diǎn)連接；

第五晶體管，其中，所述第五晶體管的柵極和所述第二節(jié)點(diǎn)連接，所述第五晶體管的第一極和第二電壓端連接以接收第二電壓，所述第五晶體管的第二極和所述下拉節(jié)點(diǎn)連接；

第二電容，其中，所述第二電容的第一極和所述下拉節(jié)點(diǎn)連接，所述第二電容的第二極和所述第一節(jié)點(diǎn)連接。

7.根據(jù)權(quán)利要求2所述的移位寄存器單元，其中，所述下拉子電路包括：

第六晶體管，其中，所述第六晶體管的柵極和所述下拉節(jié)點(diǎn)連接，所述第六晶體管的第一極和所述第一電壓端連接以接收所述第一電壓，所述第六晶體管的第二極和所述上拉節(jié)點(diǎn)連接。

8.根據(jù)權(quán)利要求2所述的移位寄存器單元，其中，所述第一節(jié)點(diǎn)控制子電路包括：

第七晶體管，其中，所述第七晶體管的柵極和所述下拉節(jié)點(diǎn)連接，所述第七晶體管的第一極和第二時(shí)鐘信號(hào)端連接以接收第二時(shí)鐘信號(hào)，所述第七晶體管的第二極和所述第一節(jié)點(diǎn)連接；

第八晶體管，其中，所述第八晶體管的柵極和所述上拉節(jié)點(diǎn)連接，所述第八晶體管的第一極和所述第一電壓端連接以接收所述第一電壓，所述第八晶體管的第二極和所述第一節(jié)點(diǎn)連接；

第三電容，其中，所述第三電容的第一極和所述第一節(jié)點(diǎn)連接，所述第三電容的第二極和所述第一電壓端連接以接收所述第一電壓。