[發(fā)明專利]單體雙金屬板封裝結(jié)構(gòu)及其封裝方法在審
| 申請?zhí)枺?/td> | 201810769917.6 | 申請日: | 2018-07-13 |
| 公開(公告)號: | CN108695171A | 公開(公告)日: | 2018-10-23 |
| 發(fā)明(設(shè)計(jì))人: | 梁志忠;劉愷;王亞琴 | 申請(專利權(quán))人: | 江蘇長電科技股份有限公司 |
| 主分類號: | H01L21/56 | 分類號: | H01L21/56;H01L23/31;H01L23/552 |
| 代理公司: | 蘇州威世朋知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 32235 | 代理人: | 蘇婷婷 |
| 地址: | 214431 江*** | 國省代碼: | 江蘇;32 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 封裝結(jié)構(gòu) 雙金屬板 封裝 線路層 空腔 注塑孔 電性連接 空腔內(nèi)部 制造成本 穩(wěn)定度 注塑料 良率 塑封 填充 連通 模具 外圍 芯片 節(jié)約 | ||
1.一種單體雙金屬板封裝結(jié)構(gòu)的封裝方法,其特征在于,所述方法包括:
S1、提供上金屬板和下金屬板;
S2、在上金屬板的下表面上蝕刻形成至少一個(gè)凹槽,并在每一所述凹槽內(nèi)壁上電鍍至少一層第一EMI層以形成頂板;
在下金屬板的上表面電鍍線路層,并在所述線路層遠(yuǎn)離所述下金屬板的一側(cè)疊裝芯片以形成底板;
S3、結(jié)合頂板和底板,以在所述線路層和第一EMI層之間形成空腔,并使所述第一EMI層與所述線路層導(dǎo)通,使所述芯片設(shè)置于所述空腔內(nèi);
S4、向所述空腔內(nèi)注入注塑料以進(jìn)行注塑包封;
S5、剝離所述上金屬板和所述下金屬板,以形成若干個(gè)單體雙金屬板封裝結(jié)構(gòu)。
2.根據(jù)權(quán)要求1所述的單體雙金屬板封裝結(jié)構(gòu)的封裝方法,其特征在于,
所述步驟S2還包括:
在所述凹槽的側(cè)壁上開設(shè)注塑孔;
所述步驟S4具體包括:通過所述注塑孔向所述空腔內(nèi)注入注塑料以進(jìn)行注塑包封。
3.根據(jù)權(quán)要求2所述的單體雙金屬板封裝結(jié)構(gòu)的封裝方法,其特征在于,
所述步驟S2具體包括:在每一所述凹槽內(nèi)壁去除注塑孔的位置上電鍍至少一層第一EMI層以形成頂板;
所述步驟S5具體包括:剝離所述上金屬板和所述下金屬板,去除第一EMI層外部的注塑料,以形成若干個(gè)單體雙金屬板封裝結(jié)構(gòu)。
4.根據(jù)權(quán)要求2所述的單體雙金屬板封裝結(jié)構(gòu)的封裝方法,其特征在于,
所述步驟S2還包括:
M1、在上金屬板的下表面貼覆或印刷光阻材料;
M2、通過曝光顯影過程去除部分光阻材料以形成蝕刻區(qū)域,蝕刻所述蝕刻區(qū)域以形成凹槽;
M3、去除所述上金屬板上剩余的光阻材料,在所述凹槽內(nèi)壁上電鍍第一EMI層以形成頂板。
5.根據(jù)權(quán)要求2所述的單體雙金屬板封裝結(jié)構(gòu)的封裝方法,其特征在于,
沿注塑孔朝向凹槽內(nèi)部的延伸方向上,所述注塑孔的開口尺寸保持不變或依次遞減。
6.根據(jù)權(quán)要求1所述的單體雙金屬板封裝結(jié)構(gòu)的封裝方法,其特征在于,
所述步驟S2還包括:
N1、在下金屬板的上表面貼覆或印刷光阻材料;
N2、通過曝光顯影過程去除部分光阻材料以形成蝕刻區(qū)域,并在所述蝕刻區(qū)域電鍍線路層;
N3、去除所述下金屬板剩余的光阻材料;
N4、在所述線路層遠(yuǎn)離所述下金屬板的一側(cè)疊裝芯片以形成底板。
7.根據(jù)權(quán)要求1所述的單體雙金屬板封裝結(jié)構(gòu)的封裝方法,其特征在于,
所述凹槽側(cè)壁的下端形成插接部,所述線路層上具有與插接部匹配的凹口,當(dāng)插接部插入凹口時(shí),第一EMI層與線路層相互導(dǎo)通。
8.根據(jù)權(quán)要求7所述的單體雙金屬板封裝結(jié)構(gòu)的封裝方法,其特征在于,
所述步驟S2具體包括:在每一所述凹槽內(nèi)壁去除插接部的位置上電鍍至少一層第一EMI層以形成頂板;
當(dāng)插接部插入凹口時(shí),第一EMI層在所述線路層的上方與所述線路層相互導(dǎo)通。
9.根據(jù)權(quán)要求1所述的單體雙金屬板封裝結(jié)構(gòu)的封裝方法,其特征在于,
在所述線路層遠(yuǎn)離所述下金屬板的一側(cè)疊裝芯片之前,所述方法還包括:在所述線路層遠(yuǎn)離所述下金屬板的一側(cè)印刷錫膏,以用于疊加芯片以及用于結(jié)合所述頂板和所述底板。
10.一種單體雙金屬板封裝結(jié)構(gòu),其特征在于,所述單體雙金屬板封裝結(jié)構(gòu)包括:
線路層;
電性連接于所述線路層上方且與所述線路層形成空腔的至少一層第一EMI層;
開設(shè)于單體雙金屬板封裝結(jié)構(gòu)外圍并連通所述空腔內(nèi)部的注塑孔;
位于所述空腔內(nèi)的芯片;
以及填充所述空腔和所述注塑孔的注塑料。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于江蘇長電科技股份有限公司,未經(jīng)江蘇長電科技股份有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201810769917.6/1.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個(gè)器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個(gè)固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





