[發明專利]基于預加重的逐次逼近型模數轉換器

有效

• 申請號: 201810768140.1
• 申請日: 2018-07-13
• 公開（公告）號: CN109039337B
• 公開（公告）日: 2022-04-22
• 發明（設計）人: 倪亞波;張勇;徐代果;李婷;劉璐;張正平;付東兵;王健安
• 申請（專利權）人: 中國電子科技集團公司第二十四研究所
• 主分類號: H03M1/38
• 分類號: H03M1/38
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 李琦

本發明提供一種基于預加重的逐次逼近型模數轉換器，包括：電容型數模轉換器，其一輸入端連接采樣信號，其另一輸入端連接基準電壓，根據控制信號控制電容陣列中各電容開關連接不同電位的基準電壓輸出轉換電壓；比較器，其一輸入端連接轉換電壓，其另一輸入端接地，用于比較采樣信號與轉換電壓輸出比較信號；數字邏輯單元，其輸入端分別連接比較信號與時鐘信號，其輸出端逐次輸出數字信號；預加重電路，其輸入端連接數字邏輯單元，其輸出端連接電容型模數轉換單元，用于提高數字信號的高頻分量輸出經預加重的控制信號。通過增加預加重電路，縮短了電容型數模轉換器的建立時間，在不犧牲線性度的情況下，以較低的硬件消耗和功耗提高了其轉換速度。

技術領域

本發明涉及集成電路技術領域，特別是涉及一種基于預加重的逐次逼近型模數轉換器。

背景技術

現有逐次逼近型模數轉換器，其電容型數模轉換器(CDAC)的建立時間制約了其轉換速度。如圖1所示，為傳統的逐次逼近型(SAR)模數轉換器(ADC)，其包含一個比較器、數字邏輯和CDAC。如圖2所示，為傳統的逐次逼近型模數轉換器的時序示意圖，比較器工作輸出比較結果后，將比較結果傳輸到數字電路，數字電路給出正確控制信號控制電容型數模轉換器CDAC，待電容型數模轉換器CDAC完成建立后，比較器開始下一次工作。根據以上分析，傳統SAR ADC的最大轉換速度直接受到比較器的比較時間、數字邏輯的延時以及CDAC的建立時間制約。對于一個N位的傳統SAR ADC，其總轉換時間如公式(1)所示：

式(1)中，t_conv為SAR ADC保持相的總轉換時間，t_comp.i為比較器第i次工作時的比較時間，t_logic為邏輯的固有延時，t_DAC為CDAC的建立時間。

電容型數模轉換器CDAC的建立時間t_DAC由轉換精度、CDAC建立的時間以及CDAC每次轉換的電壓幅度共同決定，必須滿足公式(3)的要求。

t_DAC≥ln(2)·τ·(N-i) (3)

其中式(2)與式(3)中，V_e為CDAC允許的建立誤差，V_ref為參考電壓，為第i次CDAC轉換的電壓幅度，τ為CDAC的RC時間常數，i為代表第i次轉換，N為SAR ADC的轉換精度，為最低有效位。

但隨著轉換速度的提升，逐次逼近型模數轉換器必須壓縮CDAC的建立時間，因此CDAC的建立問題成為了提高現有逐次逼近型模數轉換器速度的技術瓶頸。目前，常用的解決辦法是減小時間常數τ和使用冗余技術，其中，減小時間常數是以犧牲SAR ADC線性度或者增加硬件消耗和功耗為代價；使用冗余技術以增加轉換次數為代價，需要在轉換速度、硬件消耗和t_DAC之間進行折中。

發明內容

鑒于以上所述現有技術的缺點，本發明的目的在于提供一種基于預加重的逐次逼近型模數轉換器，用于解決現有技術中逐次逼近型模數轉換器因其電容型數模轉換器建立時間過長，導致模數轉換器轉換速度不高的問題。

為實現上述目的及其他相關目的，本發明提供一種基于預加重的逐次逼近型模數轉換器，包括：

電容型數模轉換器，其一輸入端連接采樣信號，其另一輸入端連接基準電壓，用于根據控制信號控制電容陣列中各個電容開關的導通狀態連接不同電位的基準電壓，輸出基于所述采樣信號的轉換電壓；

比較器，其一輸入端連接所述轉換電壓，其另一輸入端接地，用于比較所述采樣信號與轉換電壓之間大小輸出比較信號；

數字邏輯單元，其輸入端分別連接所述比較信號與時鐘信號，其輸出端逐次輸出數字信號；