[發明專利]一種PRACH基帶信號的DFT實現系統及實現方法

有效

• 申請號: 201810768032.4
• 申請日: 2018-07-13
• 公開（公告）號: CN108809883B
• 公開（公告）日: 2020-04-17
• 發明（設計）人: 舒勇;翟大海;王昌慶
• 申請（專利權）人: 電信科學技術第五研究所有限公司
• 主分類號: H04L27/26
• 分類號: H04L27/26
• 代理公司: 成都九鼎天元知識產權代理有限公司 51214
• 代理人: 錢成岑

1.一種PRACH基帶信號的離散傅里葉變換DFT實現系統，該系統為現場可編程門陣列FPGA結構，其特征在于，包括只讀存儲器ROM1、ROM2和ROM3，相位一索引號計算模塊、相位二索引號計算模塊、加法器一、求模模塊和乘法器，ROM1的輸出端分別與相位一索引號計算模塊和ROM3的輸入端連接，加法器一的輸入為相位一索引號計算模塊和相位二索引號計算模塊的輸出，加法器一的輸出端與求模模塊的輸入端連接，求模模塊的輸出端與ROM2的輸入端連接，乘法器的輸入為ROM2和ROM3的輸出；只讀存儲器ROM1、ROM2和ROM3的輸入均為讀地址；

ROM1用于存儲1/umodN_ZC的值，ROM2用于存儲的值，ROM3用于存儲X_u(0)的值，其中，u為ROM1的輸入，N_ZC為ZC序列的長度，

相位一索引號計算模塊用于計算z(k)序列的相位索引號；相位二索引號計算模塊的輸入為計算前導時的時域偏移量C_v，用于計算序列的相位索引號，其中，相位索引號是指公式中的θ，求模模塊用于對N_ZC求模。

2.根據權利要求1所述的一種PRACH基帶信號的離散傅里葉變換DFT實現系統，其特征在于，相位一索引號計算模塊包括相位索引號差計算子模塊、初始相位索引號計算子模塊、加法器二和相位索引號計算子模塊，相位索引號差計算子模塊和初始相位索引號計算子模塊的輸入均為ROM1的輸出，加法器二的輸入為相位索引號差計算子模塊和初始相位索引號計算子模塊的輸出，加法器二的輸出端與相位索引號計算子模塊的輸入端連接；

相位索引號差計算子模塊用于計算zz(k)序列的相位索引號差，初始相位索引號計算子模塊用于計算zz(k)序列的相位索引號初始值，相位索引號計算子模塊用于對加法器二的輸出進行處理得到z(k)序列的相位索引號，其中，

3.根據權利要求2所述的一種PRACH基帶信號的離散傅里葉變換DFT實現系統，其特征在于，求模模塊包括減法器、判斷器和選擇器，選擇器有三個輸入端，減法器的輸出端與判斷器的輸入端連接，判斷器的輸出端與選擇器的頂端輸入端連接，選擇器的第一個數輸入和第二個數輸入分別為減法器的輸出和減法器的輸入；

減法器用于將其輸入值減去N_ZC；判斷器用于判斷減法器的輸出是否大于等于0，是則輸出為1，否則輸出為0；選擇器的頂端輸入為1時輸出第一個數，為0時輸出第二個數。

4.根據權利要求3所述的一種PRACH基帶信號的離散傅里葉變換DFT實現系統，其特征在于，相位二索引號計算模塊和相位索引號差計算子模塊均為一階反饋結構，該一階反饋結構包括一個加法器、一個求模模塊和一個延時器，該加法器的輸入為該一階反饋結構的輸入和延時器的輸出，該加法器的輸出端與該求模模塊的輸入端連接，該求模模塊的輸出端與延時器的輸入端連接，延時器用于延時一個時鐘周期。

5.根據權利要求4所述的一種PRACH基帶信號的離散傅里葉變換DFT實現系統，其特征在于，相位索引號計算子模塊包括一個求模模塊和一個一階反饋結構，相位索引號計算子模塊的輸入即為該求模模塊的輸入，該求模模塊的輸出端與該一階反饋結構的輸入端連接。

6.根據權利要求5所述的一種PRACH基帶信號的離散傅里葉變換DFT實現系統，其特征在于，初始相位索引號計算子模塊包括兩個加法器、一個求模模塊、一個乘法器、一個取整器、一個求模器和一個選擇器，該選擇器具有三個輸入端，第一個加法器的輸出端與該求模模塊的輸入端連接，該求模模塊的輸出端分別與該乘法器和該求模器的輸入端連接，該乘法器的輸出端與該取整器的輸入端連接，該取整器的輸出端與第二個加法器的輸入端連接，該求模器的輸出端與該選擇器的頂端輸入端連接，該選擇器的第一個數輸入和第二個數輸入分別為第二個加法器的輸出和第二個加法器的輸入；

第一個加法器用于將初始相位索引號計算子模塊的輸入值加1；該乘法器用于將其輸入值乘以0.5；該求模器用于將其輸入值對2求模；第二個加法器用于將其輸入值加420；該選擇器的頂端輸入取值只能為1或0，為1時輸出第一個數，為0時輸出第二個數。