[發明專利]半導體元件的制作方法

有效

• 申請號: 201810763024.0
• 申請日: 2018-07-12
• 公開（公告）號: CN110707036B
• 公開（公告）日: 2022-03-08
• 發明（設計）人: 蔡亞螢;林耿任
• 申請（專利權）人: 聯華電子股份有限公司;福建省晉華集成電路有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

1.一種半導體元件的制作方法，其特征在于，包含：

提供一基底，基底上形成有第一凹槽以及第二凹槽，其中該第一凹槽的寬度小于該第二凹槽的寬度；

形成一非晶硅層，位于該第一凹槽以及該第二凹槽內；

形成一第一旋涂式介電層(spin on dielectric，SOD)，填滿該第一凹槽并且部分填入該第二凹槽中；

進行一第一處理步驟，以將該第一旋涂式介電層轉換為第一氧化硅層，該非晶硅層位于該第一氧化硅層與該基底之間；

形成一氮化硅層于該第二凹槽內的該第一氧化硅層上；

形成一第二旋涂式介電層(spin on dielectric，SOD)于該第二凹槽中的該氮化硅層上；以及

進行一第二處理步驟，以將該第二旋涂式介電層轉換為第二氧化硅層。

2.如權利要求1所述的制作方法，其中該第一處理步驟與該第二處理步驟的溫度介于150℃至700℃。

3.如權利要求1所述的制作方法，其中該第一處理步驟與該第二處理步驟包含在一含氧環境中熱處理或紫外光照射處理。

4.如權利要求3所述的制作方法，其中該含氧環境包含蒸氣、氧氣或臭氧。

5.如權利要求1所述的制作方法，其中還包含第三處理步驟，溫度介于800℃至1100℃，以使該第一氧化硅層與該第二氧化硅層進一步致密化。

6.如權利要求1所述的制作方法，其中該第一旋涂式介電層與該第二旋涂式介電層材質包含有全氫聚硅氮烷(perhydro polysilazane，PHPS)。

7.如權利要求1所述的制作方法，其中該非晶硅層的厚度介于20～100埃之間。

8.如權利要求1所述的制作方法，其中還包含有形成一第三氧化硅層于該第一凹槽內與該第二凹槽內，并且位于該非晶硅層與該基底之間。

9.如權利要求8所述的制作方法，其中還包含進行一臨場蒸氣產生(In Situ SteamGenerated，ISSG)步驟，并且該第三氧化硅層是由該臨場蒸氣產生步驟所產生。

10.如權利要求1所述的制作方法，還包含形成一第四氧化硅層于該第二凹槽內，且位于該氮化硅層與該第二氧化硅層之間。

11.如權利要求1所述的制作方法，其中該第二凹槽內的該第一氧化硅層并未填滿該第二凹槽，且該第一氧化硅層具有一凹陷頂面。

12.如權利要求1所述的制作方法，其中該第一凹槽位于一動態機存取存儲器元件中的一元件區，而該第二凹槽位于該動態機存取存儲器元件中的一周邊區。

13.如權利要求1所述的制作方法，其中該第一凹槽的寬度介于15納米至55納米之間。

14.如權利要求1所述的制作方法，其中該第二凹槽的寬度介于75納米至500納米之間。