[發明專利]可控硅控制電路及實現方法

在審

• 申請號: 201810760230.6
• 申請日: 2018-07-11
• 公開（公告）號: CN108880524A
• 公開（公告）日: 2018-11-23
• 發明（設計）人: 李一峰;蒙振詩
• 申請（專利權）人: 小熊電器股份有限公司
• 主分類號: H03K17/725
• 分類號: H03K17/725;H03K17/735
• 代理公司: 佛山市廣盈專利商標事務所(普通合伙) 44339
• 代理人: 楊樂兵

1.一種可控硅控制電路，串接在負載與交流電源之間，其特征在于，包括：

并聯連接的可控硅TR1和可控硅TR2，可控硅TR1的陽極、可控硅TR2的陽極均電性相連交流電源的第一輸入電源端，可控硅TR1的陰極、可控硅TR2的陰極均通過負載與交流電源的第二輸入電源端電性相連；

分別與可控硅TR1的控制端、可控硅TR2的控制端電性相連的第一觸發電路和第二觸發電路；

具有第一控制端口和第二控制端口的單片機U1，第一控制端口和第二控制端口其中之一以預設時長T為周期交替輸出導通控制信號同時其中另一個交替輸出關斷控制信號，第一控制端口和第二控制端口分別與第一觸發電路和第二觸發電路電性相連。

2.根據權利要求1所述的可控硅控制電路，其特征在于，第一觸發電路和第二觸發電路具有相同的電路結構，第一觸發電路或第二觸發電路包括：發射極接地的三極管Q1，該三極管Q1的基極通過電阻R1連接單片機U1的第一控制端口或第二控制端口，該三極管Q1的集電極通過電阻R2與可控硅TR1的控制端或可控硅TR2的控制端電性相連。

3.根據權利要求1所述的可控硅控制電路，其特征在于，三極管Q1為NPN型三極管。

4.一種可控硅控制電路的實現方法，其特征在于，包括使單片機U1的第一控制端口和第二控制端口其中之一以預設時長T為周期交替輸出導通控制信號同時其中另一個交替輸出關斷控制信號的步驟；

其中，第一控制端口通過第一觸發電路與可控硅TR1的控制端電性相連，第二控制端口通過第二觸發電路與可控硅TR2的控制端電性相連，可控硅TR1的陽極、可控硅TR2的陽極均電性相連交流電源的第一輸入電源端，可控硅TR1的陰極、可控硅TR2的陰極均通過負載與交流電源的第二輸入電源端電性相連。

5.根據權利要求4所述可控硅控制電路的實現方法，其特征在于，所述步驟具體包括：使單片機U1的第一控制端口輸出導通控制信號而第二控制端口輸出關斷控制信號，經過預設時長T后，使單片機U1的第一控制端口輸出關斷控制信號而第二控制端口輸出導通控制信號，如此重復。

6.根據權利要求5述可控硅控制電路的實現方法，其特征在于，預設時長T不超過2分鐘。

7.一種可控硅控制電路，串接在負載與交流電源之間，其特征在于，包括：

并列連接的可控硅TR1和可控硅TR2，可控硅TR1的陽極、可控硅TR2的陽極均電性相連交流電源的第一輸入電源端，可控硅TR1的陰極、可控硅TR2的陰極均通過負載與交流電源的第二輸入電源端電性相連；

存儲器，存儲器用于存儲支持上述權利要求4-6任何一項所述方法的程序；

單片機U1，該單片機U1被配置為用于執行存儲器中存儲的程序，其中，可控硅TR1的控制端、可控硅TR2的控制端分別通過第一觸發電路和第二觸發電路與單片機U1的第一控制端口和第二控制端口電性相連。

8.據權利要求7所述可控硅控制電路的實現方法，其特征在于，第一觸發電路和第二觸發電路具有相同的電路結構，第一觸發電路或第二觸發電路包括：發射極接地的三極管Q1，該三極管Q1的基極通過電阻R1連接單片機U1的第一控制端口或第二控制端口，該三極管Q1的集電極通過電阻R2與可控硅TR1的控制端或可控硅TR2的控制端電性相連。

9.根據權利要求8所述的可控硅控制電路，其特征在于，三極管Q1為NPN型三極管。

10.一種計算機可讀存儲介質，其特征在于，所述計算機存儲介質存儲有計算機程序，所述計算機程序包括程序指令，所述程序指令當被處理器執行時使所述處理器執行如上述權利要求4-6任何一項所述的方法。