[發明專利]一種電壓偏置電路及方法

在審

• 申請號: 201810759548.2
• 申請日: 2018-07-11
• 公開（公告）號: CN110718257A
• 公開（公告）日: 2020-01-21
• 發明（設計）人: 鄧鵬;馬思博;舒清明
• 申請（專利權）人: 西安格易安創集成電路有限公司;北京兆易創新科技股份有限公司
• 主分類號: G11C16/30
• 分類號: G11C16/30;G11C16/34
• 代理公司: 11319 北京潤澤恒知識產權代理有限公司
• 代理人: 莎日娜

本發明提供了一種電壓偏置電路和方法。所述電壓偏置電路連接存儲器的位線，所述位線上連接多個存儲單元；所述電壓偏置電路，用于根據所述存儲單元和所述電壓偏置電路在所述位線上的位置關系輸出相應的偏置電壓，以使補償位線電阻的消耗電壓。由于補償了位線電阻的消耗電壓，因此流經各存儲單元中存儲串上的電流相近。在編程檢驗時，由于各存儲串上的電流相近，因此各存儲串的編程次數相近，使得部分Block的編程次數降低，提高了存儲器的編程性能。

技術領域

本發明涉及存儲器技術領域，尤其涉及一種電壓偏置電路及方法。

背景技術

Nand flash是一種非易失存儲器，它通過對存儲單元進行讀寫擦操作來存儲數據，具有改寫速度快，存儲容量大等優點，被廣泛使用到電子產品中，隨著Nand flash的大量使用，對其性能的要求也在不斷提高。存儲器的位線(Bit Line，BL)會連接多個存儲單元(Block)，存儲單元中包含存儲串(String)，位線的一端會連接一個SA(Sensitiveamplifier，靈敏放大器相連)為各個Block提供偏置電壓。由于存在位線電阻，加載在各個Block上的偏置電壓會存在差異，導致在String相同的情況下流經各個Block的電流存在差異。在編程檢驗(program verify)時，根據String電流判斷pass或fail，由于各個Block的電流存在差異，為將各個Block的電流調整至閾值電流的修正次數不同，一些Block需要較多的修正次數即編程次數(program loop)，而編程次數較多則耗時較長，影響存儲器的性能。

發明內容

本發明實施例提供一種電壓偏置電路及方法，以解決現有技術中由于位線電阻的存在，導致各個Block的編程次數不同，一些Block的編程次數較多、耗時較長，影響存儲器性能的問題。

為了解決上述技術問題，本發明實施例提供了一種電壓偏置電路，所述電壓偏置電路連接存儲器的位線，所述位線上連接多個存儲單元；

所述電壓偏置電路，用于根據所述存儲單元和所述電壓偏置電路在所述位線上的位置關系輸出相應的偏置電壓，以補償位線電阻的消耗電壓。

可選地，所述電壓偏置電路包括依次連接的偏置子電路和靈敏放大器；所述靈敏放大器連接所述位線；

所述偏置子電路，用于根據所述位置關系輸出控制所述靈敏放大器的控制電壓；

所述靈敏放大器，用于根據所述控制電壓調整輸出的所述偏置電壓。

可選地，所述偏置子電路包括運算放大器、第一電阻和第二電阻；

所述運算放大器的正相輸入端連接第一電源端，所述運算放大器的反相輸入端連接一節點，所述運算放大器的輸出端連接所述靈敏放大器；

所述第一電阻的兩端分別連接所述節點和接地端；

所述第二電阻的兩端分別連接所述節點和所述運算放大器的輸出端；所述第二電阻，用于根據所述位置關系調節阻值大小，以調節所述運算放大器的輸出電壓，控制所述靈敏放大器調整所述偏置電壓。

可選地，所述靈敏放大器包括晶體管；

所述晶體管的控制極連接所述運算放大器的輸出端，所述晶體管的第一極連接第二電源端，所述晶體管的第二極連接所述位線。

可選地，所述存儲單元包括存儲串；所述存儲串的電流根據所述偏置電壓和所述存儲串的電阻確定。

本發明實施例還提供一種電壓偏置方法，應用于如上述電壓偏置電路；所述電壓偏置電路連接存儲器的位線的一端，所述位線上連接多個存儲單元；

所述方法包括：

根據所述存儲單元和所述電壓偏置電路在所述位線上的位置關系輸出相應的偏置電壓，以補償位線電阻的消耗電壓。