[發明專利]顯示面板

有效

• 申請號: 201810757373.1
• 申請日: 2018-07-11
• 公開（公告）號: CN108877712B
• 公開（公告）日: 2020-12-08
• 發明（設計）人: 柯健專;蔡孟杰
• 申請（專利權）人: 友達光電股份有限公司
• 主分類號: G09G3/36
• 分類號: G09G3/36;G09G3/3208;G09G3/32
• 代理公司: 北京市立康律師事務所 11805
• 代理人: 梁揮;孟超

一種顯示面板，包含：多列像素電路和多個移位寄存器。每列像素電路包含多個像素電路，且多列像素電路包含第一列群組和第二列群組，第一列群組包含：第一標準列和第一參考列。第一標準列包含M個像素電路。第一參考列包含N個像素電路，其中M、N均為正整數。其中第一列群組中任意一列所包含的像素電路的數量小于等于M，且0＜(M?N)/M≤11％。多個移位寄存器包含多個第一移位寄存器和多個第二移位寄存器，其中多個第一移位寄存器分別耦接于第一列群組，多個第二移位寄存器分別耦接于第二列群組。其中多個第一移位寄存器各自包含一第一驅動晶體管，多個第二移位寄存器各自包含一第二驅動晶體管，且第一驅動晶體管和第二驅動晶體管的寬長比不相同。

技術領域

本發明有關一種顯示面板，尤指一種具有多組不同驅動能力的移位寄存器的顯示面板。

背景技術

圖1為傳統的液晶像素電路100的功能方塊圖。像素電路100包含開關晶體管110、液晶電容120以及存儲電容130，其中像素電路100通過柵極信號線101耦接于移位寄存器103。移位寄存器103通過切換開關晶體管110的開關狀態，來控制數據電壓Vdata寫入液晶電容120和存儲電容130的時機。當移位寄存器103改變輸出電壓以關斷開關晶體管110時，柵極信號線101上的電壓變化量會通過耦合電容105傳遞至像素電路100，進而拉低了節點N1的電壓。在此情況下，開關晶體管110會延遲關閉，使得漏電流Ileak經由開關晶體管110流入像素電路100。

若像素電路100和移位寄存器103是應用于矩形顯示面板，由于每條柵極信號線具有相同的等效阻抗，每一列像素電路100關閉所需的時間會近似于相同。因此，漏電流Ileak造成的灰階偏移量對于顯示面板上所有的像素電路100而言也會近似于相同，使得人眼不會觀察到亮度不均勻(Mura)的現象。然而，若像素電路100和移位寄存器103是應用于近年來十分熱門的非矩形顯示面板，由于非矩形顯示面板每一列包含的像素電路100的數目不盡相同，每一條柵極信號線101上的寄生元件107也會具有不盡相同的等效阻抗。在此情況下，由于移位寄存器103的輸出信號延遲程度的不同，每列像素電路100關閉所需的時間也會不同。因此，每列像素電路100會由漏電流Ileak充入不同電荷量，造成每列的像素電路100具有不同程度的灰階偏移，使得人眼觀察到明顯的亮度不均勻。

發明內容

有鑒于此，如何提供可避免亮度不均勻現象的非矩形顯示面板，實為業界有待解決的問題。

本發明提供一種顯示面板，該顯示面板包含：多列像素電路和多個移位寄存器。每列像素電路包含多個像素電路，且該多列像素電路包含第一列群組和第二列群組，該第一列群組包含：第一標準列和第一參考列。第一標準列包含M個像素電路。第一參考列包含N個像素電路，其中M、N均為正整數。其中該第一列群組中任意一列所包含的像素電路的數量小于等于M，且0＜(M-N)/M≤11％。多個移位寄存器包含多個第一移位寄存器和多個第二移位寄存器，其中該多個第一移位寄存器分別耦接于該第一列群組，該多個第二移位寄存器分別耦接于該第二列群組。其中該多個第一移位寄存器各自包含一第一驅動晶體管，該多個第二移位寄存器各自包含一第二驅動晶體管，且該第一驅動晶體管和該第二驅動晶體管的寬長比不相同。

以下結合附圖和具體實施例對本發明進行詳細描述，但不作為對本發明的限定。

附圖說明

圖1為傳統的液晶像素電路的功能方塊圖。

圖2為根據本發明一實施例的顯示面板簡化后的功能方塊圖。

圖3為圖2中的多個第一移位寄存器簡化后的功能方塊圖。

圖4為依據本發明一實施例的顯示面板簡化后的功能方塊圖。

圖5為圖4的顯示面板依據本發明一實施例的分組結果示意圖。

其中，附圖標記：

100：傳統像素電路