[發明專利]現場可編程閘極陣列集成電路芯片

有效

• 申請號: 201810751912.0
• 申請日: 2018-12-12
• 公開（公告）號: CN110164861B
• 公開（公告）日: 2023-04-18
• 發明（設計）人: 林茂雄;李進源
• 申請（專利權）人: 成真股份有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H03K19/1778
• 代理公司: 北京科龍寰宇知識產權代理有限責任公司 11139
• 代理人: 孫皓晨;侯奇慧

1.一種具有可編程邏輯區塊的集成電路芯片，其特征在于，包括：

一可編程邏輯區塊，設在該集成電路芯片內，其中該可編程邏輯區塊用于對其輸入進行一邏輯運算，其中該可編程邏輯區塊包括一查找表、一多工器及一反向器，用于存有對該可編程邏輯區塊的多個輸入的多個組合分別進行該邏輯運算的多個結果值，其中該可編程邏輯區塊用于根據該多個輸入的其中一該多個組合從該多個結果值中選擇其一作為其輸出，其中該多工器具有與該多個結果值相關聯的第一組輸入及與該可編程邏輯區塊的該多個輸入相關聯的第二組輸入，其中該多工器用于根據其第二組輸入從其第一組輸入中選擇其一作為其輸出，其中該反向器用于反向其輸入作為其輸出，其輸入與儲存在多個第一非揮發性內存單元中的該多個結果值其中之一相關聯，其輸出耦接至該多工器的該第一組輸入其中之一；以及

多個第一非揮發性內存單元，設在該集成電路芯片內，其中該多個第一非揮發性內存單元用于分別儲存該多個結果值，其中每一該多個第一非揮發性內存單元包括具有一浮閘極N型MOS晶體管及一浮閘極P型MOS晶體管的一浮閘極CMOS內存單元，其中該浮閘極N型MOS晶體管的閘極端耦接該浮閘極P型MOS晶體管的閘極端，該浮閘極N型MOS晶體管的閘極端與該浮閘極P型MOS晶體管的閘極端為浮空的。

2.如權利要求1所述的具有可編程邏輯區塊的集成電路芯片，其特征在于，該集成電路芯片為一FPGAIC芯片。

3.如權利要求2所述的具有可編程邏輯區塊的集成電路芯片，其特征在于，該集成電路芯片的電源電壓介于0.2V至2.5V之間。

4.如權利要求1所述的具有可編程邏輯區塊的集成電路芯片，其特征在于，還包括多個第二非揮發性內存單元，設在該集成電路芯片內，其中該多個第二非揮發性內存單元用于儲存，用于控制該集成電路芯片的開關。

5.如權利要求1所述的具有可編程邏輯區塊的集成電路芯片，其特征在于，該浮閘極N型MOS晶體管的閘極包括多晶硅。

6.如權利要求1所述的具有可編程邏輯區塊的集成電路芯片，其特征在于，該浮閘極N型MOS晶體管包括一P型鰭，突出于該集成電路芯片的一P型硅基板并沿一第一方向延伸，其中該浮閘極P型MOS晶體管包括設在該P型硅基板中的一N型阱，且該浮閘極P型MOS晶體管還包括一N型鰭，突出于該N型阱并沿該第一方向延伸，其中每一該多個第一非揮發性內存單元包括一連接線路，以一第二方向從該P型鰭延伸至該N型鰭，其中該第二方向垂直于該第一方向，其中該連接線路覆蓋該P型鰭的頂部及相對側壁及該N型鰭的頂部及相對側壁，且每一該多個第一非揮發性內存單元包括一氧化物層，位于該P型硅基板的上方、該連接線路與該P型鰭之間及該連接線路與該N型鰭之間。

7.如權利要求6所述的具有可編程邏輯區塊的集成電路芯片，其特征在于，該連接線路在該P型鰭上方沿該第一方向的寬度大于該連接線路在該N型鰭上方沿該第一方向的寬度。

8.如權利要求6所述的具有可編程邏輯區塊的集成電路芯片，其特征在于，該連接線路在該P型鰭上方沿該第一方向的寬度小于該連接線路在該N型鰭上方沿該第一方向的寬度。

9.如權利要求1所述的具有可編程邏輯區塊的集成電路芯片，其特征在于，該浮閘極N型MOS晶體管包括多條P型鰭，突出于該集成電路芯片的一P型硅基板并沿一第一方向延伸，其中該浮閘極P型MOS晶體管包括設在該P型硅基板中的一N型阱，且該浮閘極P型MOS晶體管還包括一N型鰭，突出于該N型阱并沿該第一方向延伸，其中每一該多個第一非揮發性內存單元包括一連接線路，以一第二方向從該多條P型鰭延伸至該N型鰭，其中該第二方向垂直于該第一方向，其中該連接線路覆蓋每一該多條P型鰭的頂部及相對側壁及該N型鰭的頂部及相對側壁，且每一該多個第一非揮發性內存單元包括一氧化物層，位于該P型硅基板的上方、該連接線路與每一該多條P型鰭之間及該連接線路與該N型鰭之間。

10.如權利要求1所述的具有可編程邏輯區塊的集成電路芯片，其特征在于，該浮閘極N型MOS晶體管包括一P型鰭，突出于該集成電路芯片的一P型硅基板并沿一第一方向延伸，其中該浮閘極P型MOS晶體管包括設在該P型硅基板中的一N型阱，且該浮閘極P型MOS晶體管還包括多條N型鰭，突出于該N型阱并沿該第一方向延伸，其中每一該多個第一非揮發性內存單元包括一連接線路，以一第二方向從該P型鰭延伸至該多條N型鰭，其中該第二方向垂直于該第一方向，其中該連接線路覆蓋該P型鰭的頂部及相對側壁及每一該多條N型鰭的頂部及相對側壁，且每一該多個第一非揮發性內存單元包括一氧化物層，位于該P型硅基板的上方、該連接線路與該P型鰭之間及該連接線路與每一該多條N型鰭之間。