[發明專利]單線傳輸方法、芯片以及通信系統

有效

• 申請號: 201810744753.1
• 申請日: 2018-07-09
• 公開（公告）號: CN108897712B
• 公開（公告）日: 2021-04-09
• 發明（設計）人: 李東;楊毓俊
• 申請（專利權）人: 北京集創北方科技股份有限公司
• 主分類號: G06F13/42
• 分類號: G06F13/42
• 代理公司: 北京成創同維知識產權代理有限公司 11449
• 代理人: 蔡純

公開了一種單線傳輸方法、芯片以及通信系統，其中，該單線傳輸方法包括：通過單線接收X組待傳輸數據以及位于每組待傳輸數據之前的觸發標志和位于每組待傳輸數據之后的結束標志，X為大于0的正整數，每組待傳輸數據由跳變沿的數目來表示；確認所述觸發標志；確認所述觸發標志之后，對跳變沿進行計數，根據所述計數進行譯碼，直到接收到結束標志為止，并且每當接收到結束標志之后重新對跳變沿進行計數和譯碼。數據傳輸時間更短，提高了數據傳輸效率。

技術領域

本發明涉及集成電路設計與通信領域，更具體地涉及一種單線傳輸方法、芯片以及通信系統。

背景技術

現有的通訊接口例如I2C、SPI、SMBUS等均需要至少兩條傳輸線，一條傳輸數據，另一條傳輸時鐘。若能利用一條傳輸線實現數據和時鐘的傳輸，則可以減少電路中的引腳數目，避免不同傳輸線間信號同步化問題或者接收端與發送端之間時鐘不同步等問題。圖1示出現有的單線傳輸方法的信號示意圖，如圖1所示，在起始信號INIT結束之后，當接收端檢測到CTRL信號的第一個下降沿時即被使能開始接收數據(如波形ENABLE所示)，并根據CTRL信號而對應產生頻率(如頻率波形所示)，同時接收端計數器開始在預設傳輸時間T_COUN內對CTRL信號的上升沿進行計數。在預設傳輸時間T_COUN期間出現K個上升沿表示傳輸的數據為K，K為大于0的正整數。如果傳輸的數據為0，則在預設傳輸時間T_COUN內CTRL信號不出現上升沿。

現有技術的傳輸方法的不足之處在于：不論傳輸的數據是多少，都需要至少預設傳輸時間T_COUN的計數時間，當傳輸的數據較大時，需要增大預設傳輸時間T_COUN的時間。當傳輸的數據較小時，仍需等待預設傳輸時間T_COUN結束才能完成數據傳輸。會導致現有的傳輸方法的通用性較差，數據傳輸效率較低。

發明內容

有鑒于此，本發明的目的在于提供一種單線傳輸方法以及包含該單線傳輸方法的芯片以及通信系統，進一步提高數據傳輸的效率。

根據本發明的一方面提供的一種單線傳輸方法，包括：通過單線接收X組待傳輸數據以及位于每組待傳輸數據之前的觸發標志和位于每組待傳輸數據之后的結束標志，X為大于0的正整數，每組待傳輸數據由跳變沿的數目來表示；確認所述觸發標志；確認所述觸發標志之后，對跳變沿進行計數，根據所述計數進行譯碼，直到接收到結束標志為止，并且每當接收到結束標志之后重新對跳變沿進行計數和譯碼。

優選地，所述結束標志由持續第一預設時間的高電平或者低電平來表示。

優選地，所述跳變沿包括上升沿、或下降沿、或兩者的組合。

優選地，所述X組待傳輸數據中的第1組待傳輸數據之前的觸發標志前面設有傳輸起始標志，所述X組待傳輸數據中的最后一組待傳輸數據之后的結束標志后面還設有傳輸完成標志，所述單線傳輸方法還包括：在接收到所述傳輸完成標志之后完成對所述X組待傳輸數據的譯碼。

優選地，所述傳輸起始標志由持續第二預設時間的高電平或者低電平來表示；所述傳輸結束標志由持續第三預設時間的高電平或者低電平來表示。

優選地，所述第1組的待傳輸數據的觸發標志由上升沿或下降沿來表示；所述第2至X組的待傳輸數據的觸發標志由上升沿或下降沿以及之后的第四預設時間的高電平或低電平來表示。

優選地，所述第1至X組的待傳輸數據的觸發標志由上升沿或下降沿以及之后的第四預設時間的高電平或低電平來表示。

優選地，所述第四預設時間小于所述第三預設時間。