[發(fā)明專利]基于電源噪聲時(shí)域解析分析的去耦網(wǎng)絡(luò)設(shè)計(jì)方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201810736101.3
• 申請(qǐng)日: 2018-07-06
• 公開（公告）號(hào): CN108959779B
• 公開（公告）日: 2023-05-12
• 發(fā)明（設(shè)計(jì)）人: 劉洋;劉玉璽;閆勇;唐小虎;夏銘澤
• 申請(qǐng)（專利權(quán)）人: 西安電子科技大學(xué)
• 主分類號(hào): G06F30/18
• 分類號(hào): G06F30/18
• 代理公司: 陜西電子工業(yè)專利中心 61205
• 代理人: 王品華;朱紅星

本發(fā)明公開了一種基于電源噪聲時(shí)域解析分析的去耦網(wǎng)絡(luò)設(shè)計(jì)方法，主要解決現(xiàn)有技術(shù)中復(fù)雜板級(jí)PDN集總模型難以進(jìn)行時(shí)域去耦網(wǎng)絡(luò)設(shè)計(jì)的問題。其實(shí)現(xiàn)方案是：1.將典型的板級(jí)電源分配網(wǎng)絡(luò)PDN集總模型等效簡化為兩個(gè)電源分配網(wǎng)絡(luò)模型Ksubgt;1/subgt;和Ksubgt;2/subgt;，并利用Ksubgt;1/subgt;與Ksubgt;2/subgt;計(jì)算板級(jí)電源分配網(wǎng)絡(luò)PDN集總模型的電源噪聲解析式；2.根據(jù)電源噪聲解析式，求得電源噪聲最大值及其所在時(shí)刻；3.根據(jù)電源噪聲最大值與上升時(shí)間tsubgt;r/subgt;的關(guān)系，選擇去耦支路，完成電源分配網(wǎng)絡(luò)PDN的去耦設(shè)計(jì)。本發(fā)明能計(jì)算出時(shí)域電源噪聲，提高了去耦網(wǎng)絡(luò)的可行性與準(zhǔn)確性，可用于對(duì)高速電路中電源噪聲的抑制。

技術(shù)領(lǐng)域

本發(fā)明屬于電子元件技術(shù)領(lǐng)域，特別涉及一種基于電源噪聲時(shí)域解析式的去耦網(wǎng)絡(luò)設(shè)計(jì)方法，可用于對(duì)高速電路中電源噪聲的抑制。

背景技術(shù)

隨著集成電路IC工藝向10nm甚至更小的特征尺寸發(fā)展，在高速數(shù)字系統(tǒng)內(nèi)部時(shí)鐘主頻和瞬態(tài)電流變化率不斷提升的同時(shí)，工作電壓卻持續(xù)降低，這將進(jìn)一步拓寬電壓噪聲帶寬并降低電壓噪聲絕對(duì)容限。因此，準(zhǔn)確評(píng)估電源噪聲并制定有效的電源分配網(wǎng)絡(luò)PDN去耦方案，對(duì)于保證整個(gè)高速數(shù)字系統(tǒng)性能和穩(wěn)定性是極其重要的。

基于頻域目標(biāo)阻抗法的PDN設(shè)計(jì)技術(shù)是業(yè)界評(píng)估PDN設(shè)計(jì)優(yōu)劣的代表性方法。但是，隨著芯片時(shí)鐘頻率不斷提高，研究人員發(fā)現(xiàn)傳統(tǒng)頻域PDN分析方法不能準(zhǔn)確表征PDN的高頻特性，逐漸有相關(guān)研究人員采用時(shí)域方法來分析PDN噪聲和去耦網(wǎng)絡(luò)問題。在2007年的高速設(shè)計(jì)DesignCon會(huì)議上,Archambeault?B等知名信號(hào)完整性SI專家首次詳細(xì)對(duì)比分析了在高速印制電路板的電荷傳遞、電源總線噪聲分析方面時(shí)域和頻域分析方法的優(yōu)缺點(diǎn)，建議采用時(shí)域方法來提高PDN高頻特性的描述精度。2012年密蘇里科技大學(xué)學(xué)者JingookKim提出通過頻域阻抗計(jì)算電源電壓的方法，該方法根據(jù)實(shí)際應(yīng)用中電容量級(jí)關(guān)系進(jìn)行電路簡化，有效的簡化了電源噪聲的計(jì)算復(fù)雜程度，但是僅研究了在周期三角脈沖下芯片級(jí)電源噪聲的計(jì)算，而沒有探究板級(jí)電路下的電源噪聲計(jì)算以及相應(yīng)的去耦方案的設(shè)計(jì)。2015年Biyao?Zhao提出基于簡化電路計(jì)算電源噪聲的方法，該方法通過研究電壓波動(dòng)與電路拓?fù)浣Y(jié)構(gòu)之間的關(guān)系，驗(yàn)證了電路簡化方法計(jì)算電源噪聲的可行性與價(jià)值。但文中僅分析了集總電路中單電容支路的電源噪聲簡化與計(jì)算，而實(shí)際板級(jí)電路中往往含有多個(gè)電容支路。因此，該方法不能計(jì)算含有多種電容電路的PDN電源噪聲和形成相應(yīng)的去耦設(shè)計(jì)方案。

發(fā)明內(nèi)容

本發(fā)明的目的在于針對(duì)上述現(xiàn)有技術(shù)的不足，提供一種基于電源噪聲時(shí)域解析分析的去耦網(wǎng)絡(luò)設(shè)計(jì)方法，以實(shí)現(xiàn)對(duì)含有多種電容電路的PDN電源噪聲的計(jì)算，提高噪聲抑制效果。

本發(fā)明的技術(shù)思路是：通過建立板級(jí)PDN集總電路模型，并對(duì)其進(jìn)行等效簡化，在輸入電流激勵(lì)為階躍電流的條件下，理論推導(dǎo)簡化電路的時(shí)域電源噪聲解析式，利用解析式進(jìn)一步的分析電源噪聲與上升時(shí)間的關(guān)系，據(jù)此對(duì)電源分配網(wǎng)絡(luò)進(jìn)行時(shí)域去耦設(shè)計(jì)，使電源分配網(wǎng)絡(luò)去耦設(shè)計(jì)更加完善準(zhǔn)確，其實(shí)現(xiàn)方案包括如下：

(1)對(duì)典型的板級(jí)電源分配網(wǎng)絡(luò)PDN集總模型進(jìn)行等效簡化，即先將板級(jí)電路阻抗曲線進(jìn)行分解，再將分解后的阻抗曲線進(jìn)行電路擬合，得到簡化后的兩個(gè)電源分配網(wǎng)絡(luò)模型K₁和K₂，

(2)根據(jù)簡化后的兩個(gè)電源分配網(wǎng)絡(luò)模型K₁和K₂，構(gòu)建電源噪聲解析式：

V(t)＝V_K1(t)+V_K2(t)-I(t)R₁