[發明專利]包括相變材料層的半導體存儲器件及其制造方法

有效

• 申請號: 201810735683.3
• 申請日: 2018-07-06
• 公開（公告）號: CN110197837B
• 公開（公告）日: 2022-03-22
• 發明（設計）人: 吳昭誼
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/24
• 分類號: H01L27/24
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

本發明實施例涉及包括相變材料層的半導體存儲器件及其制造方法。設置在襯底上方的半導體存儲器件包括共用電極、圍繞共用電極的選擇材料層和與選擇材料層接觸的多個相變材料層。

技術領域

本發明實施例涉及包括相變材料層的半導體存儲器件及其制造方法。

背景技術

相變隨機存取存儲器(PCRAM)是一種利用不同的電阻相位和相變材料相位間的熱感應相變的非易失性存儲器件。PCRAM由許多單元組成，每個單元均獨立工作。PCRAM單元主要包括加熱器和電阻器，其是主要由可逆相變材料制成的數據存儲元件，以針對邏輯“0”狀態和“1”狀態提供至少兩個顯著不同的電阻率。為了從PCRAM單元讀取狀態(數據)，將足夠小的電流施加至相變材料而不觸發加熱器產生熱量。以這種方式，可以測量相變材料的電阻率，并且可以讀取表示電阻率的狀態，即，高電阻率的“0”狀態或低電阻率的“1”狀態。為了在PCRAM單元中寫入狀態(數據)，例如為了寫入表示相變材料的低電阻率相的“1”狀態，將中等電流施加至加熱器，該加熱器產生熱量，以用于在高于相變材料的結晶溫度但低于相變材料的熔化溫度的溫度下退火相變材料的一段時間以實現結晶相。為了寫入表示相變材料的高電阻率相的“0”狀態，將非常大的電流施加至加熱器以產生熱量，以在高于相變材料的熔化溫度的溫度下熔化相變材料；并且突然切斷電流以將溫度降低至低于相變材料的結晶溫度以淬火并且穩定相變材料的非晶結構以實現高電阻邏輯“0”狀態。非常大的電流可以是脈沖形式。

發明內容

根據本發明的一些實施例，提供了一種設置在襯底上方的半導體存儲器件，包括：共用電極；選擇材料層，圍繞所述共用電極；以及多個相變材料層，與所述選擇材料層接觸。

根據本發明的另一些實施例，還提供了一種半導體存儲器件，包括：場效應晶體管(FET)，設置在襯底上方并且具有柵極、源極和漏極；共用電極，電連接至所述場效應晶體管的漏極；選擇材料層，圍繞所述共用電極；多個相變材料層，分別與所述選擇材料層接觸；以及多個上電極，分別電連接至所述多個相變材料層。

根據本發明的又一些實施例，還提供了一種用于在襯底上方制造半導體存儲器件的方法中，所述方法包括：形成多條導線，所述多條導線垂直堆疊在垂直于所述襯底的表面的第一方向上，并且由一個或多個層間介電(ILD)層分隔開；通過蝕刻所述多條導線和所述一個或多個層間介電層形成開口；通過使所述開口中的所述多條導線凹進形成多個腔；在所述多個腔中形成多個相變材料層；形成與所述多個相變材料層接觸的選擇材料層；以及形成與所述選擇材料層接觸的共用電極。

附圖說明

當結合附圖進行閱讀時，從以下詳細描述可最佳理解本發明的各個方面。應該強調，根據工業中的標準實踐，各個部件未按比例繪制并且僅用于說明的目的。實際上，為了清楚的討論，各個部件的尺寸可以任意地增大或減小。

圖1A示出了根據本發明的實施例的PCRAM的俯視圖。

圖1B示出了沿著圖1A的切割線X1-X1的PCRAM的截面圖。

圖2示出了根據本發明的實施例的PCRAM的電路圖。

圖3A示出了根據本發明的實施例的與PCRAM一起使用的垂直場效應晶體管(VFET)的截面圖，圖3B示出了圖3A的VFET的俯視圖。

圖4A示出了根據本發明的實施例的與PCRAM一起使用的MOSFET的截面圖，并且圖4B示出了根據本發明的實施例的與PCRAM一起使用的鰭式場效應晶體管(FinFET)的截面圖。

圖5示出了根據本發明的實施例的PCRAM的順序制造工藝的各個階段的一個的截面圖。

圖6示出了根據本發明的實施例的PCRAM的順序制造工藝的各個階段的一個的截面圖。

圖7示出了根據本發明的實施例的PCRAM的順序制造工藝的各個階段的一個的截面圖。