[發明專利]PGP密鑰管理認證密碼恢復算法的FPGA實現方法

有效

• 申請號: 201810734669.1
• 申請日: 2018-07-06
• 公開（公告）號: CN108900307B
• 公開（公告）日: 2020-03-24
• 發明（設計）人: 李曉潮;趙稟睿;吳孔程;林捷;陳藝慧
• 申請（專利權）人: 廈門大學
• 主分類號: H04L9/32
• 分類號: H04L9/32;H04L9/08
• 代理公司: 廈門南強之路專利事務所(普通合伙) 35200
• 代理人: 馬應森

PGP密鑰管理認證密碼恢復算法的FPGA實現方法，針對PGP密鑰管理認證中的Twofish?256算法和S2K算法的加密組合，利用FPGA中的可編程邏輯電路部分實現PGP認證密碼恢復電路，利用FPGA片內處理器部分實現整個密碼恢復系統的調度。PL部分由控制、認證密碼生成、S2K函數、計數器、對稱密鑰選擇、Twofish?256解密、SHA?1檢驗等模塊組成。PS部分是FPGA片內處理器模塊，PS部分由FPGA內部AXI總線與PL部分連接，實現對PGP認證密碼恢復電路的控制和數據交互。最終實現PGP密鑰管理認證密碼恢復專用電路，具有高速的密碼恢復速度和較低的功耗，兼具靈活性、實用性和針對性。

技術領域

本發明涉及信息安全，尤其是涉及到一種基于FPGA的高速密碼恢復專用芯片電路，利用FPGA實現針對PGP加密軟件的密鑰管理認證密碼恢復系統，基于FPGA針對Twofish-256與S2K(SHA-1)算法組合的PGP密鑰管理認證密碼算法進行密碼恢復的專用電路系統及其實現的PGP密鑰管理認證密碼恢復算法的FPGA實現方法。

背景技術

現場可編程門陣列(Field-Programmable Gate Array，FPGA)是一種半定制的電路芯片，有著豐富的片上資源可供開發，設計方式靈活方便，既解決了定制電路無法升級的不足，又克服了傳統可編程器件門電路數有限的缺點。FPGA在計算性能上比CPU(CentralProcessing Unit)強，在功耗上則比GPU(Graphic Processing Unit)小，這使得FPGA更適合進行密碼恢復這種持續高強度的計算工作。現代的FPGA器件中不僅包括傳統的可編程邏輯電路PL(Programmable logic)，還加入了片內處理器系統PS(Processing System)。PL部分主要由可編程電路邏輯單元構成，而PS部分由ARM處理器構成，兩個部分之間通過總線接口進行數據交互。基于FPGA的密碼恢復算法實現中，高性能的密碼恢復計算電路在PL部分實現，PS部分負責控制和驅動計算電路的工作，PL部分與PS部分共同構成了密碼恢復算法專用電路系統。

PGP(Pretty GoodPrivacy)是一種加密軟件，廣泛應用于郵件加密、文件加密和硬盤加密等安全系統。PGP在加密用戶數據時，將隨機生成一個會話密鑰，利用會話密鑰加密用戶數據，而會話密鑰將會被公鑰加密后保存；解密用戶數據時，系統將先用私鑰解密會話密鑰的密文，得到會話密鑰，再用會話密鑰解密用戶數據的密文。PGP的私鑰一般存儲在SKR(Secret Key Ring)文件，并通過密碼認證機制進行保護，該密碼就是本發明提及的PGP密鑰管理認證密碼。SKR文件為PGP加密軟件的私鑰環文件，該文件中不僅存放著被PGP密鑰管理認證密碼加密后的私鑰，還包括加密時使用的各種參數信息。SKR文件有嚴格的存儲格式，通過解析SKR文件可以準確獲取加密過程中的參數信息，就能夠嘗試進行PGP密鑰管理認證密碼的恢復。PGP密鑰管理認證密碼一旦丟失，會造成無法獲取用來加密數據的私鑰，導致已加密的數據無法讀取。因此，需要一種密碼恢復方法來恢復丟失或遺忘的PGP密鑰管理認證密碼。

目前針對PGP密鑰管理認證密碼恢復方法以及實現的類似研究如下，吳華等(吳華等，PGP加密郵件破解技術研究，信息安全與通信保密，2014，12：116-119)中提出一種針對AES-256與SHA-1算法組合的PGP密鑰管理認證密碼破解方法，但該文獻僅提供了一種破解方法，未涉及該方法在相關計算平臺的具體實現。鄧惠潔(鄧惠潔，基于口令短語的PGP破解研究與實現，上海交通大學，2011，9，碩士學位論文)中提出了針對AES-256和S2K(SHA-256)算法組合的PGP密鑰管理認證密碼恢復方法，這個方法是在CPU平臺上進行了實現。KoichiShimizu等(Koichi Shimizu等，High-speed search system for PGPpassphrases，Cryptology and Network Security，CANS2008會議論文集，2008，332-348)提出了針對AES與S2K(SHA-256)算法組合的PGP密鑰管理認證密碼恢復方法，并且在FPGA平臺上完成算法的實現。