[發(fā)明專利]基于改進(jìn)滑動(dòng)平均值濾波器的軟件鎖相環(huán)實(shí)現(xiàn)方法及裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 201810732600.5
• 申請(qǐng)日: 2018-07-05
• 公開(kāi)（公告）號(hào): CN109245103B
• 公開(kāi)（公告）日: 2022-02-18
• 發(fā)明（設(shè)計(jì)）人: 呂建國(guó);吳趙風(fēng);閻亦然;胡文斌;馬丙輝
• 申請(qǐng)（專利權(quán)）人: 南京理工大學(xué)
• 主分類號(hào): H02J3/01
• 分類號(hào): H02J3/01;H03L7/093
• 代理公司: 南京理工大學(xué)專利中心 32203
• 代理人: 薛云燕

本發(fā)明公開(kāi)了一種基于改進(jìn)滑動(dòng)平均值濾波器的軟件鎖相環(huán)實(shí)現(xiàn)方法及裝置。方法為：采樣非理想三相系統(tǒng)的電壓信號(hào)，將三相電網(wǎng)電壓由abc靜止坐標(biāo)系轉(zhuǎn)換到αβ靜止坐標(biāo)系下，經(jīng)NMAF提取準(zhǔn)電壓基波正序信號(hào)，將αβ靜止坐標(biāo)系下的電壓信號(hào)轉(zhuǎn)換至dq同步旋轉(zhuǎn)坐標(biāo)系下；經(jīng)PI控制器得到準(zhǔn)電壓基波正序信號(hào)角頻率，經(jīng)積分環(huán)節(jié)得到準(zhǔn)電壓基波正序信號(hào)相位角；將準(zhǔn)電壓基波正序信號(hào)角頻率和相位角，經(jīng)數(shù)值運(yùn)算得到電壓基波正序信號(hào)相位角。裝置包括實(shí)現(xiàn)上述方法的第一轉(zhuǎn)換模塊、第一獲取模塊、第二轉(zhuǎn)換模塊、第二獲取模塊、計(jì)算模塊。本發(fā)明可以在兩相靜止坐標(biāo)系下濾除電壓信號(hào)中所有諧波分量、負(fù)序分量和直流分量，結(jié)構(gòu)易于實(shí)現(xiàn)，便于鎖相環(huán)中基波正序信號(hào)的提取。

技術(shù)領(lǐng)域

本發(fā)明涉及電力電子變換技術(shù)領(lǐng)域，特別是一種基于改進(jìn)滑動(dòng)平均值濾波器的軟件鎖相環(huán)實(shí)現(xiàn)方法及裝置。

背景技術(shù)

在新能源應(yīng)用領(lǐng)域中，與基準(zhǔn)信號(hào)同步是很重要的，例如分布式發(fā)電中，連接電網(wǎng)的轉(zhuǎn)換器通常必須與公用電網(wǎng)的相位和頻率同步。鎖相環(huán)(Phase Locked Loop-PLL)可以用于與信號(hào)同步。例如，單同步坐標(biāo)系軟件鎖相環(huán)(Single Synchronous Reference FrameSoftware Phase Lock Loop—SSRF-PLL)是廣泛使用的PLL技術(shù)，其能夠檢測(cè)基準(zhǔn)信號(hào)的相角和頻率。在一定條件下，SSRF-PLL可以快速而又精確的檢測(cè)到基準(zhǔn)信號(hào)的相角、基頻和幅值。如果基準(zhǔn)信號(hào)由于低次諧波而失真，可以通過(guò)減小SSRF-PLL反饋環(huán)節(jié)的帶寬而抑制和消除這些諧波對(duì)輸出的影響。然而在某些情況下，由于PLL的響應(yīng)速度也因此會(huì)減小，所以減小PLL帶寬可能是不可接受的解決方案。此外，基準(zhǔn)信號(hào)的不平衡也會(huì)對(duì)基于SSRF-PLL方法的設(shè)計(jì)產(chǎn)生影響。

目前，基于雙同步坐標(biāo)系的解耦軟件鎖相環(huán)(Decoupled Double SynchronousReference Frame Software Phase Locked Loop—DDSRF-PLL)，基于雙二階廣義積分器的軟件鎖相環(huán)(Double Second Order Generalized Integrator Software Phase LockedLoop—DSOGI-SPLL)，是基于SSRF-PLL而設(shè)計(jì)的改進(jìn)鎖相環(huán)，是目前應(yīng)用于非理想電網(wǎng)最為廣泛的兩種軟件鎖相環(huán)，但這兩種鎖相環(huán)對(duì)低次諧波濾除效果不是很理想，如果改善鎖相環(huán)對(duì)低次諧波的濾除作用，其動(dòng)態(tài)響應(yīng)時(shí)間將會(huì)變長(zhǎng)。基于級(jí)聯(lián)延時(shí)信號(hào)消除法的軟件鎖相環(huán)(Cascade Delayed Signal Cancellation Software Phase Locked Loop—CDSC-SPLL)，在SSRF-PLL鎖相環(huán)基礎(chǔ)上應(yīng)用級(jí)聯(lián)延時(shí)消去法濾除所有諧波分量，從而提取電壓正序分量用以鎖定電網(wǎng)基波相位和頻率，但是在數(shù)字系統(tǒng)中信號(hào)不連續(xù)，延時(shí)信號(hào)誤差不可避免，可以采用加權(quán)平均值等算法減少誤差，但五級(jí)模塊需要分別計(jì)算，計(jì)算量太大，當(dāng)電網(wǎng)頻率發(fā)生變化時(shí)，其五級(jí)串聯(lián)結(jié)構(gòu)也會(huì)對(duì)頻率反饋的設(shè)計(jì)造成影響。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種適用于非理想電網(wǎng)條件的軟件鎖相環(huán)，在電網(wǎng)電壓出現(xiàn)不平衡、諧波畸變、頻率突變及相位突變等故障時(shí)，能夠準(zhǔn)確而快速的排除故障影響，重新鎖定電網(wǎng)電壓信號(hào)的相位角和頻率。

實(shí)現(xiàn)本發(fā)明目的的技術(shù)解決方案為：一種基于改進(jìn)滑動(dòng)平均值濾波器的軟件鎖相環(huán)實(shí)現(xiàn)方法，包括：

采樣非理想三相系統(tǒng)的電壓信號(hào)u_a、u_b、u_c，利用Clark變換將信號(hào)轉(zhuǎn)換到αβ靜止坐標(biāo)系下的電壓信號(hào)u_α、u_β；

經(jīng)改進(jìn)滑動(dòng)平均值濾波器即NMAF提取準(zhǔn)電壓基波正序信號(hào)u_α⁺、u_β⁺；