[發明專利]SOI基單片橫向集成HBT和CMOS的外延結構及制備方法

有效

• 申請號: 201810731856.4
• 申請日: 2018-07-05
• 公開（公告）號: CN108878459B
• 公開（公告）日: 2021-06-11
• 發明（設計）人: 代京京;王智勇;蘭天;李穎
• 申請（專利權）人: 北京工業大學
• 主分類號: H01L27/12
• 分類號: H01L27/12;H01L21/84
• 代理公司: 北京匯信合知識產權代理有限公司 11335
• 代理人: 孫民興

1.一種SOI基單片橫向集成HBT和CMOS的外延結構，其特征在于，該外延結構由橫向集成在同一SOI襯底上的多個GaAs基HBT和多個CMOS構成；

所述HBT包括InGaAs緩沖層，所述InGaAs緩沖層生長在所述SOI襯底上，所述InGaAs緩沖層上依次生長有GaAs集電層、GaAs間隔層、GaAs基層、InGaAs異質層、GaAs次發射層、InGaP發射層和InGaAs高摻雜帽層，所述InGaAs高摻雜帽層上生長圖案化的InGaP腐蝕隔離層；

所述CMOS包括SiO₂層，所述SiO₂層生長在所述SOI襯底上，所述SiO₂層上沉積有硅柵層；所述CMOS的左右兩側SOI襯底的表面Si層均進行N⁺型摻雜，形成N型Si摻雜層；

所述CMOS的N型Si摻雜層與所述HBT之間設有介電材料層，所述介電材料層沉積在所述SOI襯底上且與所述HBT等高；

其中，該外延結構制備方法包括：

步驟1、在SOI襯底生長InGaAs緩沖層，在InGaAs緩沖層上依次生長GaAs集電層、AGaAs間隔層、GaAs基層、InGaAs異質層、GaAs次發射層、InGaP發射層和InGaAs高摻雜帽層形成HBT，在InGaAs高摻雜帽層上生長圖案化的InGaP腐蝕隔離層；

步驟2、將所述HBT進行圖案化露出SOI襯底的表面Si層，形成第一溝槽區；

步驟3、在所述第一溝槽區中沉積填充介電材料，形成介電材料層，將所述介電材料層平坦化處理成與所述HBT等高；

步驟4、將所述介電材料層進行圖案化露出SOI襯底的表面Si層，形成第二溝槽區；

步驟5、在所述第二溝槽區的SOI襯底上生長SiO2層，在SiO2層上沉積硅柵層；

步驟6、將所述硅柵層和SiO2層進行圖案化露出SOI襯底的表面Si層，形成第三溝槽；

步驟7、在所述第三溝槽區中SOI襯底表面的Si層進行N+型摻雜，形成N型Si摻雜層，進行CMOS工藝。

2.如權利要求1所述的SOI基單片橫向集成HBT和CMOS的外延結構，其特征在于，所述InGaAs緩沖層的厚度小于500nm，所述GaAs集電層的厚度為300-700nm，所述GaAs間隔層的厚度為5-10nm，所述GaAs基層的厚度為70-100nm，所述InGaAs異質層的厚度為20-40nm，所述GaAs次發射層的厚度為600-800nm，所述InGaP發射層的厚度為30-50nm，所述InGaAs高摻雜帽層的厚度30-50nm，所述InGaP腐蝕隔離層的厚度為3-5nm。

3.如權利要求1所述的SOI基單片橫向集成HBT和CMOS的外延結構，其特征在于，所述SiO₂層的厚度為20-100nm，所述COMS為PD-SOI基CMOS或FD-SOI基CMOS。

4.如權利要求1所述的SOI基單片橫向集成HBT和CMOS的外延結構，其特征在于，在步驟1中，通過化學氣相沉積工藝在SOI層上依次生長InGaAs緩沖層、GaAs集電層、AGaAs間隔層、GaAs基層、InGaAs異質層、GaAs次發射層、InGaP發射層、InGaAs高摻雜帽層和InGaP腐蝕隔離層。

5.如權利要求4所述的SOI基單片橫向集成HBT和CMOS的外延結構，其特征在于，在步驟2、步驟4和步驟6中，通過光刻法進行圖案化露出SOI襯底的表面Si層。

6.如權利要求5所述的SOI基單片橫向集成HBT和CMOS的外延結構，其特征在于，在步驟7中，利用高壓離子槍對SOI襯底表面的Si層進行N⁺型摻雜，形成N型Si摻雜層。