[發明專利]一種基于雙發射VLIW的統一架構渲染著色器

有效

• 申請號: 201810725246.3
• 申請日: 2018-07-04
• 公開（公告）號: CN109087381B
• 公開（公告）日: 2023-01-17
• 發明（設計）人: 蔣林;劉鵬;山蕊;田汝佳;楊博文;韓孟橋;耿玉榮
• 申請（專利權）人: 西安郵電大學
• 主分類號: G06T15/00
• 分類號: G06T15/00;G06F9/38
• 代理公司: 北京金智普華知識產權代理有限公司 11401
• 代理人: 張曉博

本發明屬于圖形處理芯片設計技術領域，公開了一種基于雙發射VLIW的統一架構渲染著色器，設置有：參數描述符電路對輸入的命令流信息進行解析命令處理；著色狀態控制電路根據待渲染多邊形的渲染信息來確定統一著色器的不同流水線階段處理內容；雙發射VLIW處理器電路根據當前狀態及配置參數進行相應的圖形任務處理或通用計算處理；紋素濾波電路在VLIW處理器電路的配置下對從紋理存儲器中讀取的紋理紋素值進行雙線性插值或三線性插值濾波處理。本發明可以很好的降低硬件設計復雜度和減少傳統架構中數據在頂點著色器和像素著色器之間的轉換時間；該統一著色器結構簡潔、硬件面積小、實時性較好。

技術領域

本發明屬于圖形處理芯片設計技術領域，尤其涉及一種基于雙發射VLIW的統一架構渲染著色器。還涉及一種統一架構圖形處理單元電路，具體涉及一種用于頂點著色及像素著色的、基于浮點計算單元和超越函數計算單元復用的、采用基本SIMD架構的、基本雙發射VLIW處理器的電路結構。

背景技術

目前，業內常用的現有技術是這樣的：

IMR渲染架構中，每個提交用于渲染的對象都會被立即進行執行，并穿過整個渲染管線，正是因為該簡單直接的設計方法對于每個提交的渲染命令都會立即進行執行，且當該渲染命令在整條渲染管線中執行完畢后才開始執行下一個渲染命令，當兩次渲染有前后遮蔽關系時，IMR模式會對兩次渲染命令都進行執行，因此會存在一些經過像素著色器后的pixel在深度測試階段被拋棄，這樣就浪費了著色器單元的計算過程。

TBR架構中，模型的頂點數據經過頂點著色器處理后被組裝成一個個基本三角形，這些三角形會被緩存在一個triangle cache里面。然后判斷所有三角形與tile之間的關系，如果得出某個三角形需要在某個特定的tile里面繪制，那么就會在該tile的Tile‐list中存一個指向這個待繪制三角形的一個索引。在一幀里面所有的渲染命令都經過頂點著色器處理生成基本三角形頂點信息以后，每個tile就會擁有一個Tile‐list，這list就包含了需要在該tile內部繪制的所有三角形信息。然后GPU再基于Tile‐list執行每個tile的光柵化操作和逐片元著色操作。

TBDR渲染架構中，TBDR架構依然將需要渲染的畫面分成很多個Tile，并對每一個Tile進行處理，但該架構對每個光柵化生成的像素都進行深度測試操作，剔除掉被遮擋的像素，實現HSR操作，在進行像素著色之前進一步減少了待渲染片元信息，降低帶寬需求。理論上經過HSR剔除以后，在不考慮alpha混合的情況下TBDR架構每幀需要渲染的像素上限就是屏幕像素的數量，而在執行復雜一點的游戲場景時，傳統的TBR可能需要渲染6倍于屏幕的像素。

隨著智能手機、平板電腦、可穿戴設備等移動終端的需求量不斷擴大，從自主知識產權角度看移動終端圖形處理器的研發顯得尤為重要，而用于頂點和像素處理的著色器則是移動圖形處理的關鍵電路。在移動設備中的著色器設計，需要考慮到功耗、物理尺寸以及實時性等。

實時圖形處理一直以來都是移動設備中的關鍵任務，傳統架構中是由分離式可編程圖形處理單元來實現。分離式GPU通過采用片上Cache及動態可編程流水線等技術的頂點著色器和像素著色器實現，盡管通過合理的數量配比能夠達到一定的性能平衡，但該架構仍很難在頂點著色和像素著色處理之間達到較高的硬件資源利用率。

基于傳統架構中頂點著色器和像素著色器的指令集設計大致相同，除了一些特定指令，因此一種即可以實現頂點著色又可以實現像素著色的統一架構著色器被提出。

綜上所述，現有技術存在的問題是：

IMR架構的渲染模式在執行過程中容易產生額外的計算資源消耗和內存帶寬消耗的缺點。

TBR架構依然存在一些不足，在執行一幀的渲染命令時需要保存頂點著色器執行后的結果以及每個tile的Tile‐list。這意味著如果一幀里有大量的的頂點，那么片上緩存就很難存下如此多的頂點信息和Tile‐list信息，就不得不依靠外部內存來存儲，這就會產生額外的帶寬消耗。