[發明專利]SOI襯底、半導體器件及其形成方法

有效

• 申請號: 201810718302.0
• 申請日: 2018-07-03
• 公開（公告）號: CN109003936B
• 公開（公告）日: 2021-03-30
• 發明（設計）人: 陳達
• 申請（專利權）人: 中芯集成電路（寧波）有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762;H01L29/06
• 代理公司: 北京思創大成知識產權代理有限公司 11614
• 代理人: 張清芳

本發明公開了一種SOI襯底、半導體器件及其形成方法。該SOI襯底包括：提供第一硅襯底，所述第一硅襯底包括第一硅層；提供第二硅襯底，所述第二硅襯底包括第三硅層和氧化層，所述氧化層的表面存在貫穿所述氧化層的凹槽，所述凹槽位于有源區，所述凹槽中填充有與所述第一硅層不同摻雜類型的硅材料，所述第三硅層與所述第一硅層為相同摻雜類型；鍵合所述第一硅襯底的一個表面和所述第二硅襯底的氧化層表面，以形成所述SOI襯底。本發明抑制了SOI結構的自加熱效應和浮體效應，并且抑制了SOI結構的自加熱效應。

技術領域

本發明涉及半導體技術領域，特別是涉及一種SOI襯底、半導體器件及其形成方法。

背景技術

SOI全稱為Silicon-On-Insulator，即絕緣襯底上的硅，該技術是在頂硅層和背襯底之間引入了一層氧化物層。相比于體硅襯底等，SOI襯底在器件性能上具有以下優點：減小了寄生電容、具有更低功耗、消除了閂鎖效應、抑制了襯底的脈沖電流干擾等。

SOI的性能也受到自身結構的影響。由于SOI結構中的氧化物層熱傳導率較低，使得器件產生的熱量不能很快通過背襯底釋放出去，不斷產生的熱量很快地在有源區積累，導致SOI器件的“自加熱效應”尤為明顯。SOI結構的自加熱效應造成器件的飽和驅動電流下降、跨導畸變以及載流子的負微分遷移率形成等，使得SOI技術的應用受到一定限制。

“浮體效應”是限制SOI技術應用的另一個問題。根據頂硅層厚度與最大耗盡層寬度X_dmax的關系，SOI期間可分為薄膜全耗盡(FD-SOI)器件和厚膜部分耗盡(PD SOI)器件。對于厚膜部分耗盡SOI器件，頂硅層厚度大于2X_dmax，正、背界面的耗盡層之間存在一塊中性區域，由于氧化物層的隔離作用，頂硅層相對于背襯底是處于電學浮空狀態，這種浮體結構會給器件特性帶來顯著的影響，稱之為“浮體效應”。浮體效應是SOI器件特有的問題，它會引起翹曲效應、寄生雙極晶體管效應、反常的亞閾值傾斜、器件的閾值電壓漂移等等。浮體效應不僅會降低器件增益、導致器件工作不穩定，還將使漏擊穿電壓降低、并引起單管閂鎖效應，帶來較大的關態泄漏電流，導致功耗增加。這些都將限制器件在電路中的應用，尤其使速度與功耗的折中設計變得更為困難。

發明內容

本發明要解決的問題是：抑制SOI結構的自加熱效應和浮體效應，以及抑制SOI結構的自加熱效應。

根據本發明的第一方面，提供了一種SOI襯底的形成方法，包括：

提供第一硅襯底，所述第一硅襯底包括第一硅層；

提供第二硅襯底，所述第二硅襯底包括第三硅層和氧化層，所述氧化層的表面存在貫穿所述氧化層的凹槽，所述凹槽位于有源區，所述凹槽中填充有與所述第一硅層不同摻雜類型的硅材料，所述第三硅層與所述第一硅層為相同摻雜類型；

鍵合所述第一硅襯底的一個表面和所述第二硅襯底的氧化層表面，以形成所述SOI襯底。

可選地，所述第一硅襯底還包括第二硅層，所述第二硅層的硅材料與所述凹槽中填充的硅材料是相同的。

可選地，提供第一硅襯底包括：

提供第一硅片作為所述第一硅層；

在所述第一硅片的一個表面進行外延生長，以形成所述第二硅層。

可選地，提供第二硅襯底包括：

提供第二硅片；

在室溫下，對所述第二硅片的一個表面進行熱氧化，以形成所述氧化層，所述氧化層下方的硅層作為所述第三硅層；

在所述氧化層的表面進行刻蝕，以形成貫穿所述氧化層的所述凹槽，并在所述凹槽中填充硅材料。

可選地，形成貫穿所述氧化層的所述凹槽，并在所述凹槽中填充硅材