[發(fā)明專利]基于AI芯片的數(shù)據(jù)處理方法及設(shè)備

有效

• 申請(qǐng)?zhí)枺?/td>: 201810712195.0
• 申請(qǐng)日: 2018-06-29
• 公開(kāi)（公告）號(hào): CN108985451B
• 公開(kāi)（公告）日: 2020-08-04
• 發(fā)明（設(shè)計(jì)）人: 王奎澎;寇浩鋒;包英澤;付鵬;范彥文;周強(qiáng);周仁義;胡躍祥
• 申請(qǐng)（專利權(quán)）人: 百度在線網(wǎng)絡(luò)技術(shù)（北京）有限公司
• 主分類號(hào): G06N3/063
• 分類號(hào): G06N3/063;G06K9/00;G06K9/62
• 代理公司: 北京同立鈞成知識(shí)產(chǎn)權(quán)代理有限公司 11205
• 代理人: 柴海平;劉芳

1.一種基于AI芯片的數(shù)據(jù)處理方法，其特征在于，包括：AI芯片至少包括第一處理器，第二處理器和第三處理器；

所述AI芯片數(shù)據(jù)處理流水線分為以下三個(gè)階段的處理：數(shù)據(jù)采集和預(yù)處理，神經(jīng)網(wǎng)絡(luò)模型處理，神經(jīng)網(wǎng)絡(luò)模型后處理；所述三個(gè)階段的處理為并行流水線結(jié)構(gòu)；

所述第一處理器用于數(shù)據(jù)采集和預(yù)處理，所述第三處理器用于神經(jīng)網(wǎng)絡(luò)模型處理，所述第二處理器用于神經(jīng)網(wǎng)絡(luò)模型后處理；

所述第一處理器，第二處理器和第三處理器并行進(jìn)行所述三個(gè)階段的處理；

所述第一處理器，第二處理器和第三處理器并行進(jìn)行所述三個(gè)階段的處理，包括：

所述第一處理器獲取數(shù)據(jù)幀并對(duì)所述數(shù)據(jù)幀進(jìn)行預(yù)處理，得到所述數(shù)據(jù)幀對(duì)應(yīng)的第一數(shù)據(jù)，并將所述數(shù)據(jù)幀對(duì)應(yīng)的第一數(shù)據(jù)存儲(chǔ)到第一隊(duì)列中；

所述第一處理器繼續(xù)獲取下一數(shù)據(jù)幀并對(duì)下一數(shù)據(jù)幀進(jìn)行預(yù)處理；

所述第三處理器獲取所述第一隊(duì)列中的第一個(gè)數(shù)據(jù)幀對(duì)應(yīng)的第一數(shù)據(jù)，根據(jù)所述數(shù)據(jù)幀對(duì)應(yīng)的第一數(shù)據(jù)進(jìn)行神經(jīng)網(wǎng)絡(luò)模型處理，得到所述數(shù)據(jù)幀對(duì)應(yīng)的第二數(shù)據(jù)，并將所述數(shù)據(jù)幀對(duì)應(yīng)的第二數(shù)據(jù)存儲(chǔ)到第二隊(duì)列中；

所述第三處理器繼續(xù)獲取所述第一個(gè)數(shù)據(jù)幀的下一個(gè)數(shù)據(jù)幀對(duì)應(yīng)的第一數(shù)據(jù)，并進(jìn)行神經(jīng)網(wǎng)絡(luò)模型處理；

所述第二處理器從所述第二隊(duì)列中取出第一個(gè)數(shù)據(jù)幀對(duì)應(yīng)的第二數(shù)據(jù)，根據(jù)所述第一個(gè)數(shù)據(jù)幀對(duì)應(yīng)的第二數(shù)據(jù)進(jìn)行神經(jīng)網(wǎng)絡(luò)模型后處理；

所述第二處理器繼續(xù)獲取所述第一個(gè)數(shù)據(jù)幀的下一個(gè)數(shù)據(jù)幀對(duì)應(yīng)的第二數(shù)據(jù)，并進(jìn)行神經(jīng)網(wǎng)絡(luò)模型后處理。

2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述第三處理器獲取所述第一隊(duì)列中的第一個(gè)數(shù)據(jù)幀對(duì)應(yīng)的第一數(shù)據(jù)，包括：

所述第二處理器通過(guò)第一線程從所述第一隊(duì)列中取出第一個(gè)數(shù)據(jù)幀對(duì)應(yīng)的第一數(shù)據(jù)，并將所述數(shù)據(jù)幀對(duì)應(yīng)的第一數(shù)據(jù)交付給所述第三處理器。

3.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述第二處理器通過(guò)第一線程從所述第一隊(duì)列中取出第一個(gè)數(shù)據(jù)幀對(duì)應(yīng)的第一數(shù)據(jù)，并將所述數(shù)據(jù)幀對(duì)應(yīng)的第一數(shù)據(jù)交付給所述第三處理器之前，還包括：

所述第二處理器通過(guò)所述第一線程實(shí)時(shí)地檢測(cè)所述第三處理器是否完成對(duì)上一數(shù)據(jù)幀對(duì)應(yīng)的第一數(shù)據(jù)的神經(jīng)網(wǎng)絡(luò)模型處理；

相應(yīng)地，所述第二處理器通過(guò)第一線程從所述第一隊(duì)列中取出第一個(gè)數(shù)據(jù)幀對(duì)應(yīng)的第一數(shù)據(jù)，并將所述數(shù)據(jù)幀對(duì)應(yīng)的第一數(shù)據(jù)交付給所述第三處理器，包括：

在檢測(cè)到所述第三處理器完成對(duì)上一數(shù)據(jù)幀對(duì)應(yīng)的第一數(shù)據(jù)的神經(jīng)網(wǎng)絡(luò)模型處理時(shí)，所述第二處理器通過(guò)所述第一線程從所述第一隊(duì)列中取出第一個(gè)數(shù)據(jù)幀對(duì)應(yīng)的第一數(shù)據(jù)，并將所述數(shù)據(jù)幀對(duì)應(yīng)的第一數(shù)據(jù)交付給所述第三處理器。

4.根據(jù)權(quán)利要求1所述的方法，其特征在于，

所述第二處理器通過(guò)第二線程從所述第二隊(duì)列中取出數(shù)據(jù)幀對(duì)應(yīng)的第二數(shù)據(jù)，并進(jìn)行神經(jīng)網(wǎng)絡(luò)模型后處理。

5.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述第一處理器獲取數(shù)據(jù)幀，包括：

所述第一處理器驅(qū)動(dòng)傳感器采集所述數(shù)據(jù)幀，以使所述傳感器將采集的所述數(shù)據(jù)幀發(fā)送給所述第一處理器；

所述第一處理器接收所述傳感器發(fā)送的所述數(shù)據(jù)幀。

6.根據(jù)權(quán)利要求1-5任一項(xiàng)所述的方法，其特征在于，所述第一處理器和所述第二處理器為中央處理器CPU，所述第三處理器為用于進(jìn)行神經(jīng)網(wǎng)絡(luò)模型計(jì)算的處理器，所述第三處理器包括多個(gè)核。

7.根據(jù)權(quán)利要求6所述的方法，其特征在于，所述第三處理器為嵌入式神經(jīng)網(wǎng)絡(luò)處理器NPU。

8.一種AI芯片，其特征在于，至少包括：第一處理器，第二處理器，第三處理器，存儲(chǔ)器，以及存儲(chǔ)在所述存儲(chǔ)器上的計(jì)算機(jī)程序；

所述AI芯片數(shù)據(jù)處理流水線分為以下三個(gè)階段的處理：數(shù)據(jù)采集和預(yù)處理，神經(jīng)網(wǎng)絡(luò)模型處理，神經(jīng)網(wǎng)絡(luò)模型后處理；所述三個(gè)階段的處理為并行流水線結(jié)構(gòu)；

所述第一處理器，第二處理器和第三處理器運(yùn)行所述計(jì)算機(jī)程序時(shí)實(shí)現(xiàn)如權(quán)利要求1-7中任一項(xiàng)所述的基于AI芯片的數(shù)據(jù)處理方法。