[發明專利]主板電路、顯示模組和顯示裝置

有效

• 申請號: 201810710159.0
• 申請日: 2018-07-02
• 公開（公告）號: CN108880551B
• 公開（公告）日: 2022-05-24
• 發明（設計）人: 呂政軒;包歡;王立冬;劉冬;舒興軍;夏冰;張彥超;高宗麗;李盼盼;樊斌;劉蕊
• 申請（專利權）人: 京東方科技集團股份有限公司;北京京東方光電科技有限公司
• 主分類號: H03M1/38
• 分類號: H03M1/38;G09G3/20
• 代理公司: 北京三高永信知識產權代理有限責任公司 11138
• 代理人: 楊廣宇

1.一種主板電路，其特征在于，所述主板電路包括：

顯示連接端口，所述顯示連接端口包括一個用于與顯示模組的主板連接端口的標識信號端子連接的模組識別端子；

與所述模組識別端子相連的模數轉換器，所述模數轉換器被配置為將所述模組識別端子上的模擬電壓轉換為包括所述顯示模組的模組標識的數字信號；

其中，所述顯示連接端口用于與所述顯示模組的主板連接端口相連，以基于所述模組識別端子與所述標識信號端子的之間的連接，接收由所述顯示模組中的電壓轉換器生成并且與所述顯示模組的所述模組標識相對應的所述模擬電壓。

2.根據權利要求1所述的主板電路，其特征在于，所述模數轉換器包括至少兩級的位碼轉換單元，任意相鄰兩級的所述位碼轉換單元彼此相連；其中，

每一級的所述位碼轉換單元均被配置為：在本級的輸入電壓大于本級的位碼閾值電壓時，將本級的輸出位碼置為1，并將所述本級的輸入電壓減去所述本級的位碼閾值電壓得到的差值作為下一級的輸入電壓提供給下一級的所述位碼轉換單元；其中，第一級的所述位碼轉換單元的輸入電壓為所述模擬電壓，所述至少兩級的位碼轉換單元的位碼閾值電壓的電壓值逐級遞減；

除最后一級以外的任一級的所述位碼轉換單元均被配置為：在本級的輸入電壓小于本級的位碼閾值電壓時，將本級的輸出位碼置為0，并將所述本級的輸入電壓作為下一級的輸入電壓提供給下一級的所述位碼轉換單元。

3.根據權利要求2所述的主板電路，其特征在于，每一級的所述位碼轉換單元均包括輸入端和位碼輸出端，除最后一級以外的任一級的所述位碼轉換單元均包括電壓輸出端，

第一級的所述位碼轉換單元的輸入端與所述模組識別端子相連，除第一級以外的任一級的所述位碼轉換單元的輸入端與上一級的所述位碼轉換單元的電壓輸出端相連。

4.根據權利要求3所述的主板電路，其特征在于，每一級的所述位碼轉換單元均包括差動放大器，所述差動放大器的正相輸入端連接本級的所述輸入端，所述差動放大器的反相輸入端連接本級的所述位碼閾值電壓，所述差動放大器的輸出端連接本級的所述位碼輸出端；

除最后一級以外的任一級的所述位碼轉換單元均包括晶體管和減法器，所述晶體管的柵極連接本級的所述位碼輸出端，所述晶體管的源極和漏極中的一個連接本級的所述位碼閾值電壓，另一個連接所述減法器的第一輸入端，所述減法器的第二輸入端連接本級的所述輸入端，所述減法器的輸出端連接本級的所述電壓輸出端；其中，所述晶體管被配置為柵極處為1的輸出位碼時開啟，所述減法器被配置為將第二輸入端處的電壓與第一輸入端處的電壓之間的差值提供給輸出端。

5.根據權利要求2至4中任一項所述的主板電路，其特征在于，所述模數轉換器包括n級的位碼轉換單元，所述n為正整數；所述模擬電壓通過對基準電壓的分壓而生成，所述模擬電壓的設定電壓值為(k*m)/(4n)中的一個，所述k為小于或等于4n的任意正整數，所述m為所述基準電壓的電壓值；

對于小于或等于n的任意正整數i，第i級的所述位碼轉換單元的位碼閾值電壓的基準電壓值為(m*2^n-i)/(4n)，每個所述位碼閾值電壓的電壓值均小于其基準電壓值。

6.根據權利要求2至4中任一項所述的主板電路，其特征在于，所述模數轉換器還包括譯碼單元，所述譯碼單元包括至少兩個輸入端，每一級的所述位碼轉換單元分別連接所述譯碼單元的一個所述輸入端，所述譯碼單元被配置為將來自所述至少兩級的位碼轉換單元的信號轉換為預設的進位計數制。

7.根據權利要求6所述的主板電路，其特征在于，每一級的所述位碼轉換單元均包括位碼輸出端，所述輸入端的數量與所述模數轉換器中所述位碼轉換單元的數量相同，每個所述輸入端連接與其對應的所述位碼輸出端。