[發明專利]半導體結構及其形成方法

在審

• 申請號: 201810704710.0
• 申請日: 2018-06-29
• 公開（公告）號: CN110660669A
• 公開（公告）日: 2020-01-07
• 發明（設計）人: 趙猛
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78
• 代理公司: 31327 上海知錦知識產權代理事務所(特殊普通合伙)
• 代理人: 高靜;李麗

1.一種半導體結構的形成方法，其特征在于，包括：

提供基底；

在所述基底上形成柵極結構；

在所述柵極結構的側壁上形成延伸至所述基底中的側墻層；

刻蝕所述側墻層露出的基底材料，形成溝槽；

在所述溝槽中形成源漏摻雜層。

2.如權利要求1所述的半導體結構的形成方法，其特征在于，在所述柵極結構的側壁上形成延伸至所述基底中的側墻層的步驟包括：所述側墻層的厚度為2納米至8納米。

3.如權利要求1所述的半導體結構的形成方法，其特征在于，在所述柵極結構的側壁上形成延伸至所述基底中的側墻層的步驟包括：

在所述柵極結構露出的基底上形成凹槽；

形成覆蓋所述柵極結構的側壁和所述凹槽側壁的側墻層。

4.如權利要求3所述的半導體結構的形成方法，其特征在于，所述凹槽的深度為10納米至20納米。

5.如權利要求3所述的半導體結構的形成方法，其特征在于，刻蝕所述側墻層露出的基底材料，形成溝槽的步驟包括：刻蝕所述凹槽底部的基底材料，形成溝槽；

在所述溝槽中形成源漏摻雜層的步驟包括：在所述溝槽中形成材料層并對所述材料層進行摻雜，形成源漏摻雜層。

6.如權利要求3所述的半導體結構的形成方法，其特征在于，在所述柵極結構的側壁上形成延伸至所述基底中的側墻層的步驟還包括：在形成覆蓋所述柵極結構的側壁和所述凹槽側壁的側墻層后，在所述側墻層上形成側墻保護層。

7.如權利要求5所述的半導體結構的形成方法，其特征在于，所述半導體結構的形成方法還包括：在刻蝕所述側墻層露出的基底材料形成溝槽后，在所述溝槽中形成源漏摻雜層的步驟之前，利用氬氣、氙氣或者氫氣對所述溝槽內壁進行退火處理。

8.如權利要求5所述的半導體結構的形成方法，其特征在于，在所述溝槽中形成材料層并對所述材料層進行摻雜，形成源漏摻雜層的步驟包括：

在所述溝槽中形成緩沖擴散層；

在所述緩沖擴散層上形成頂部摻雜層。

9.如權利要求8所述的半導體結構的形成方法，其特征在于，所述半導體結構為PMOS，在所述溝槽中形成緩沖擴散層的步驟包括：在所述溝槽中形成緩沖外延層，所述緩沖外延層的材料為鍺化硅，在所述緩沖外延層中摻雜氮、碳和硼；

在所述緩沖擴散層上形成頂部摻雜層的步驟包括：在所述緩沖擴散層上形成頂部外延層，所述頂部外延層的材料為鍺化硅，在所述頂部外延層中摻雜硼；所述頂部摻雜層中硼離子的濃度高于所述緩沖擴散層中硼離子的濃度。

10.如權利要求8所述的半導體結構的形成方法，其特征在于，所述半導體結構為NMOS，在所述溝槽中形成緩沖擴散層的步驟包括：在所述溝槽中形成緩沖外延層，所述緩沖外延層的材料為碳化硅，在所述緩沖外延層中摻雜氮、碳和磷；

在所述緩沖擴散層上形成頂部摻雜層的步驟包括：在所述緩沖擴散層上形成頂部外延層，所述頂部外延層的材料為碳化硅，在所述頂部外延層中摻雜磷；所述頂部摻雜層中磷離子的濃度高于所述緩沖擴散層中磷離子的濃度。

11.如權利要求8所述的半導體結構的形成方法，其特征在于，在所述緩沖擴散層上形成頂部摻雜層的步驟包括：通過梯度摻雜法使所述頂部摻雜層內靠近所述緩沖擴散層區域的摻雜濃度低于遠離所述緩沖擴散層區域的摻雜濃度。

12.如權利要求1所述的半導體結構的形成方法，其特征在于，所述溝槽為∑溝槽。