[發明專利]粗略輪次和精細輪次多級NVM編程

在審

• 申請號: 201810698104.2
• 申請日: 2018-06-29
• 公開（公告）號: CN109213689A
• 公開（公告）日: 2019-01-15
• 發明（設計）人: A.卡基菲魯茨;P.卡拉瓦德;R.S.舍諾伊;A.S.馬德拉斯瓦拉;D.塞巴斯蒂安;郭炘
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F12/02
• 分類號: G06F12/02;G11C16/10;G11C16/34
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 李雪娜;鄭冀之

存儲器編程器裝置的實施例可以包括在第一輪次中對多級存儲器的第一級單元部分編程的第一級編程器，在第一輪次中對多級存儲器的第二級單元部分粗略編程的粗略編程器，其中第二級單元部分包括比第一級單元部分更多的級，以及在第二輪次中根據在第一輪次中被編程在第一級單元部分中的數據對多級存儲器的第二級單元部分精細編程的精細編程器。

技術領域

實施例一般地涉及存儲器系統。更特別地，實施例涉及粗略輪次（pass）和精細輪次多級NVM編程。

背景技術

多級非易失性存儲器存儲多于一位每單元。具有四（4）個可能電壓級每單元的多級NAND存儲器可以表示兩（2）位數據每單元。具有八（8）個電壓級每單元的NAND存儲器可以被稱為三級單元（TLC）存儲器，并且可以表示三（3）位數據每單元。具有十六（16）個電壓級每單元的NAND存儲器可以被稱為四級單元（QLC）存儲器，并且可以表示四（4）位數據每單元。關于一些NAND閃存設備，擦除塊可以將所有位值設置成1。編程可以是指將經擦除的位從位值1改變成位值0的過程。

附圖說明

通過閱讀以下說明書和隨附權利要求，并且通過參照附圖，實施例的各種優點將變得對本領域技術人員是明顯的，其中：

圖1是根據實施例的電子處理系統的示例的框圖；

圖2是根據實施例的存儲器編程器裝置的示例的框圖；

圖3A至3C是根據實施例的對存儲器編程的方法的示例的流程圖；

圖4是根據實施例的對存儲器編程的方法的另一示例的流程圖；

圖5是根據實施例的閾值電壓分布的說明圖；

圖6是根據實施例的編程脈沖的說明圖；

圖7是根據實施例的編程脈沖的另一說明圖；

圖8是根據實施例的對存儲器編程的方法的另一示例的流程圖；

圖9是根據實施例的對存儲器編程的方法的另一示例的流程圖；

圖10是根據實施例的電子處理系統的另一示例的框圖；以及

圖11是根據實施例的電子處理系統的另一示例的框圖。

具體實施方式

本文所描述的各種實施例可以包括存儲器組件和/或到存儲器組件的接口。這樣的存儲器組件可以包括易失性和/或非易失性存儲器。非易失性存儲器可以是不要求電力以維持由介質存儲的數據的狀態的存儲介質。在一個實施例中，存儲器設備可以包括塊可尋址存儲器設備，諸如基于NAND或NOR技術的那些。存儲器設備還可以包括將來世代非易失性設備，諸如三維交叉點存儲器設備，或其它字節可尋址原位寫入非易失性存儲器設備。在一個實施例中，存儲器設備可以是或可以包括使用硫系玻璃的存儲器設備、多閾值級NAND閃速存儲器、NOR閃速存儲器、單級或多級相變存儲器（PCM）、電阻式存儲器、納米線存儲器、鐵電晶體管隨機存取存儲器（FeTRAM）、抗鐵電存儲器、合并憶阻器技術的磁阻隨機存取存儲器（MRAM）存儲器、包括金屬氧化物基底、氧空位基底的電阻式存儲器，以及導電橋隨機存取存儲器（CB-RAM）或自旋轉移力矩（STT）-MRAM、基于自旋電子磁性結存儲器的設備、基于磁性隧穿結（MTJ）的設備、基于DW（疇壁）和SOT（自旋軌道轉移）的設備、基于閘流管（thiristor）的存儲器設備，或以上或其它存儲器中的任何的組合。存儲器設備可以是指管芯自身和/或是指經封裝的存儲器產品。在特定實施例中，具有非易失性存儲器的存儲器組件可以遵從由聯合電子設備工程會議（JEDEC）頒布的一個或多個標準，諸如JESD218、JESD219、JESD220-1、JESD223B、JESD223-1，或其它合適的標準（本文所引用的JEDEC標準在jedec.org處可得到）。