[發明專利]基于FPGA的面向基因測序串匹配算法的加速平臺及設計方法

在審

• 申請號: 201810698010.5
• 申請日: 2018-06-29
• 公開（公告）號: CN108595917A
• 公開（公告）日: 2018-09-28
• 發明（設計）人: 李曦;王超;婁文啟;周學海
• 申請（專利權）人: 中國科學技術大學蘇州研究院
• 主分類號: G06F19/20
• 分類號: G06F19/20;G06F19/28
• 代理公司: 蘇州創元專利商標事務所有限公司 32103
• 代理人: 范晴

1.基于FPGA的面向基因測序串匹配算法的加速平臺，其特征在于，包括PS與PL兩部分，PS部分包括通用處理器和DRAM，用于完成軟件端代碼的運行以及硬件部分的控制，PL端包括多個IP核來以實現相應任務，通用處理器將字符串數據寫入DRAM中，然后FPGA從DRAM中讀取字符串數據并開始計算，并把計算結果寫入到DRAM中，最后通用處理器從DRAM中讀取匹配結果。

2.根據權利要求1所述的基于FPGA的面向基因測序串匹配算法的加速平臺設計方法，包括以下步驟：

S01：分析基因測序算法KMP、BWA的特點，梳理算法流程，確定算法設計。

S02：根據基因測序算法KMP、BWA計算過程，針對兩個算法分別設計出可擴展的IP核實現。

S03:根據基因測序算法KMP、BWA特點和FPGA的資源，確定KMP與BWA算法相應的硬件IP核結構；

S04：移植操作系統到硬件平臺，并將硬件IP核燒寫到硬件平臺，編寫各個硬件設備的驅動；

S05：在用戶層調用各個硬件IP核，形成硬件加速器。

3.根據權利要求2所述的基于FPGA的面向基因測序串匹配算法的加速平臺設計方法，其特征在于，所述步驟S01中的KMP、BWA算法設計，其中KMP算法設計步驟為：首先模式字符串傳輸到部分匹配函數中，生成回退位置表并存儲，然后將源串與模式串輸入KMP搜索函數，并根據回退位置表得出匹配起始字符位置；BWA算法設計步驟為：對源串進行BW轉換生成后綴數組，將后綴與模式串輸入搜索函數中得出模式串所有匹配。

4.根據權利要求2所述的基于FPGA的面向基因測序串匹配算法的加速平臺設計方法，其特征在于，所述步驟S02中可擴展的IP核，具體包括KMP IP核，BWA IP核。

5.根據權利要求2所述的基于FPGA的面向基因測序串匹配算法的加速平臺設計方法，其特征在于，所述步驟S02中，每個IP核都有一個DMA連接，IP核之間完全獨立，并行運行。

6.根據權利要求2所述的基于FPGA的面向基因測序串匹配算法的加速平臺設計方法，其特征在于，所述步驟S03中的硬件IP核結構，其中KMP IP核結構包含KMP的輸入輸出模塊、串分片模塊、位移計算模塊、搜索模塊，BWA IP核包含輸入輸出模塊、串分片模塊、BMA轉換模塊、搜索模塊。

7.根據權利要求6所述的基于FPGA的面向基因測序串匹配算法的加速平臺設計方法，其特征在于，KMP IP核與BWA IP核中的串分片模塊對源串進行等大小的分片，并對片進行編號，通過片的編號，分片的大小以及字符在分片中的偏移對字符進行重定位，分片后的輸入可以并行進行，固定大小的分片長度也有利于DMA的設置。

8.根據權利要求2所述的基于FPGA的面向基因測序串匹配算法的加速平臺設計方法，其特征在于，所述步驟S04包括以下步驟：

在驅動的編寫中，采用訪問Linux字符設備的方式訪問各個硬件設備；

在DMA的驅動編寫中采用映射機制進行數據填充；

所述映射機制為在內存中預留出一段連續的物理內存，將其映射到內核空間中的一段地址中，然后將該段內核空間地址映射到用戶空間。