[發明專利]振蕩電路

有效

• 申請號: 201810695697.7
• 申請日: 2018-06-29
• 公開（公告）號: CN108964610B
• 公開（公告）日: 2021-11-26
• 發明（設計）人: 常星;王釗
• 申請（專利權）人: 南京中感微電子有限公司
• 主分類號: H03B5/12
• 分類號: H03B5/12
• 代理公司: 蘇州簡理知識產權代理有限公司 32371
• 代理人: 楊曉東

本發明提供一種振蕩電路，其包括：第一電容，第二電容，第一電流源和第二電流源；第一充電開關；第一預充電開關；第二充電開關；第二預充電開關；第三充電開關；第四充電開關；邏輯控制電路；第一比較器；第二比較器。所述振蕩電路利用第一比較器和第二比較器翻越第二參考電壓REF2的延遲所造成的第一、第二電容累積電量抵消其翻越第一參考電壓的延遲所造成的第一、第二電容累積電量，從而消除比較器延遲帶來的影響，來提高振蕩電路的精度。

【技術領域】

本發明涉及電路設計領域，特別涉及振蕩電路。

【背景技術】

在弛豫振蕩器中，由于其比較器的延時無法預測，其受到溫度和工藝等因素的影響，使得時鐘信號頻率變化較大，造成振蕩器頻率精度不高。

請閱圖1，圖1所示為現有技術中常用的雙電容振蕩電路結構示意圖。如圖所示，該環形振蕩電路通常包括4個開關(兩個K開關和兩個KB開關)、兩個電容C1和C2、兩個比較器COMP以及一個邏輯單元LOGIC。其中，開關K和開關KB是兩個相反的信號，它們使4個開關分成兩組，兩個K開關為一組，兩個KB開關為另外一組；一組閉合時另一組一定斷開，即當兩個K開關打開時，兩個KB開關一定斷開，反之，當兩個KB開關打開時，兩個K開關一定斷開。

假設兩個K開關打開時，則恒流電流源I向電容C1充電，電容C1的上極板電壓V1上升，當電壓V1大于參考電壓VREF時，兩個比較器COMP的輸出翻轉，邏輯單元LOGIC中K和KB信號改變，CLK信號產生一個上升(或下降)沿，電壓V1通過開關KB放電到地，同時電流源I開始對電容C2充電，如此循環，便產生時鐘信號CLK。

請參閱圖2，圖2為現有技術中雙電容振蕩電路所產生的電壓V1、V2和時鐘信號CLK的波形示意圖。如圖所示，當電壓V1或電壓V2在到達VREF后仍然上升一段時間，這是由于比較器COMP的延遲造成的。電壓V1或電壓V2在到達VREF后仍然上升一段時間，這會使輸出時鐘信號CLK的頻率降低。同時，這一段延時時間無法預測，其受到溫度和工藝等因素的影響，使得時鐘信號CLK的輸出頻率變化較大，這就是造成非正弦振蕩器的頻率往往穩定度不高的原因。

因此，需要消除因比較器延遲所產生的影響。

【發明內容】

本發明提出一種消除比較器延遲的振蕩電路，其通過消除比較器延遲帶來的影響，來提高振蕩電路的精度。

為了解決上述問題，本發明提供一種振蕩電路，其包括：第一電容，其第一連接端與接地端相連；與第一電容并聯的第一放電開關；第二電容，其第一連接端與接地端相連；與第二電容并聯的第二放電開關；第一電流源，其電流輸入端與電源電壓端相連，其電流輸出端與第一節點A相連；第二電流源，其電流輸入端與電源電壓端相連，其電流輸出端與第二節點B相連；連接于第一節點A和第三節點C之間的第一充電開關；連接于第二節點B和第三節點C之間的第一預充電開關；連接于第一節點A和第四節點D之間的第二充電開關；連接于第二節點B和第四節點D之間的第二預充電開關；連接于第三節點C和第一電容的第二連接端之間的第三充電開關；連接于第四節點D和第二電容的第二連接端之間的第四充電開關；邏輯控制電路；第一比較器，其第一輸入端與第三節點C相連，其第二輸入端通過第一參考電壓開關與第一參考電壓相連，通過第三參考電壓開關與第二參考電壓相連，其輸出端與邏輯控制電路相連；第二比較器，其第一輸入端與第四節點D相連，其第二輸入端通過第二參考電壓開關與第一參考電壓相連，通過第四參考電壓開關與第二參考電壓相連，其輸出端與邏輯控制電路相連，第一參考電壓大于第二參考電壓。