[發(fā)明專(zhuān)利]一種CPU的狀態(tài)控制電路及方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201810687485.4
• 申請(qǐng)日: 2018-06-28
• 公開(kāi)（公告）號(hào): CN109002159B
• 公開(kāi)（公告）日: 2020-12-25
• 發(fā)明（設(shè)計(jì)）人: 金黎黎;高江濤;梁明明;劉弋波
• 申請(qǐng)（專(zhuān)利權(quán)）人: 珠海全志科技股份有限公司
• 主分類(lèi)號(hào): G06F1/3234
• 分類(lèi)號(hào): G06F1/3234
• 代理公司: 深圳市君之泉知識(shí)產(chǎn)權(quán)代理有限公司 44366
• 代理人: 楊洪龍

1.一種CPU的狀態(tài)控制電路，其特征是，包括寄存器和寄存器修改電路，所述寄存器修改電路包括判斷電路；

所述寄存器存儲(chǔ)空閑標(biāo)志位，所述空閑標(biāo)志位包括等待中斷標(biāo)志位和第一空閑等級(jí)標(biāo)志位；

所述判斷電路用于當(dāng)所述等待中斷標(biāo)志位和所述第一空閑等級(jí)標(biāo)志位均有效時(shí)，判定所述空閑標(biāo)志位有效，且CPU處于第一空閑等級(jí)；

所述寄存器修改電路用于當(dāng)所述空閑標(biāo)志位有效時(shí)，按照設(shè)定順序修改所述寄存器中的對(duì)應(yīng)所述CPU的多個(gè)設(shè)定標(biāo)志位，以控制所述CPU進(jìn)入第一空閑等級(jí)狀態(tài)。

2.如權(quán)利要求1所述的狀態(tài)控制電路，其特征是，

所述多個(gè)設(shè)定標(biāo)志位包括外部調(diào)試通道標(biāo)志位；

所述寄存器修改電路包括外部調(diào)試通道標(biāo)志位修改電路；

所述外部調(diào)試通道標(biāo)志位修改電路用于當(dāng)所述空閑標(biāo)志位有效時(shí)，將所述外部調(diào)試通道標(biāo)志位修改為無(wú)效。

3.如權(quán)利要求2所述的狀態(tài)控制電路，其特征是，

所述多個(gè)設(shè)定標(biāo)志位還包括電源鉗位標(biāo)志位；

所述寄存器修改電路還包括電源鉗位標(biāo)志位修改電路；

所述電源鉗位標(biāo)志位修改電路用于在所述外部調(diào)試通道標(biāo)志位被修改為無(wú)效后，將所述電源鉗位標(biāo)志位修改為有效。

4.如權(quán)利要求3所述的狀態(tài)控制電路，其特征是，

所述多個(gè)所述設(shè)定標(biāo)志位還包括開(kāi)關(guān)標(biāo)志位；

所述寄存器修改電路還包括開(kāi)關(guān)標(biāo)志位修改電路；

所述開(kāi)關(guān)標(biāo)志位修改電路用于在所述電源鉗位標(biāo)志位被修改為有效后，將所述開(kāi)關(guān)標(biāo)志位修改為無(wú)效。

5.如權(quán)利要求4所述的狀態(tài)控制電路，其特征是，

所述多個(gè)所述設(shè)定標(biāo)志位還包括空閑等級(jí)標(biāo)志位；

所述寄存器修改電路還包括空閑等級(jí)標(biāo)志位修改電路；

所述空閑等級(jí)標(biāo)志位修改電路用于在所述開(kāi)關(guān)標(biāo)志位被修改為無(wú)效后，將所述空閑等級(jí)標(biāo)志位修改為無(wú)效。

6.一種CPU狀態(tài)控制方法，其中，寄存器存儲(chǔ)空閑標(biāo)志位，所述空閑標(biāo)志位包括等待中斷標(biāo)志位和第一空閑等級(jí)標(biāo)志位，其特征是，所述CPU狀態(tài)控制方法包括如下步驟：

當(dāng)?shù)却袛鄻?biāo)志位有效和第一空閑等級(jí)標(biāo)志位均有效時(shí)，判定所述空閑標(biāo)志位有效，且CPU處于第一空閑等級(jí)；

當(dāng)所述空閑標(biāo)志位有效時(shí)，寄存器修改電路按照設(shè)定順序修改所述寄存器中的對(duì)應(yīng)所述CPU的多個(gè)設(shè)定標(biāo)志位，以控制所述CPU進(jìn)入第一空閑等級(jí)狀態(tài)。

7.如權(quán)利要求6所述的控制方法，其特征是，所述多個(gè)所述設(shè)定標(biāo)志位包括外部調(diào)試通道標(biāo)志位、電源鉗位標(biāo)志位、開(kāi)關(guān)標(biāo)志位及空閑等級(jí)標(biāo)志位。

8.如權(quán)利要求7所述的控制方法，其特征是，所述寄存器修改電路包括外部調(diào)試通道標(biāo)志位修改電路、電源鉗位標(biāo)志位修改電路、開(kāi)關(guān)標(biāo)志位修改電路及空閑等級(jí)標(biāo)志位修改電路。

9.如權(quán)利要求8所述的控制方法，其特征是，所述寄存器修改電路按照設(shè)定順序修改所述寄存器中的對(duì)應(yīng)所述CPU的多個(gè)設(shè)定標(biāo)志位的步驟包括：

在所述空閑標(biāo)志位有效時(shí)，所述外部調(diào)試通道標(biāo)志位修改電路將所述外部調(diào)試通道標(biāo)志位修改為無(wú)效；

在所述外部調(diào)試通道標(biāo)志位被修改為無(wú)效后，所述電源鉗位標(biāo)志位修改電路將所述電源鉗位標(biāo)志位修改為有效；

在所述電源鉗位標(biāo)志位被修改為有效后，所述開(kāi)關(guān)標(biāo)志位修改電路將所述開(kāi)關(guān)標(biāo)志位修改為無(wú)效；

在所述開(kāi)關(guān)標(biāo)志位被修改為無(wú)效之后，將所述空閑等級(jí)標(biāo)志位修改為無(wú)效。