[發明專利]線路板的制造方法

有效

• 申請號: 201810679002.6
• 申請日: 2018-06-27
• 公開（公告）號: CN110650596B
• 公開（公告）日: 2021-07-30
• 發明（設計）人: 吳建德;黃重旗
• 申請（專利權）人: 欣興電子股份有限公司
• 主分類號: H05K3/46
• 分類號: H05K3/46;H01L21/48;H01L21/683
• 代理公司: 北京中原華和知識產權代理有限責任公司 11019
• 代理人: 壽寧;張華輝

本發明公開了一種線路板的制造方法，包括：在第一靜電吸盤上吸附第一金屬層，其中第一金屬層具有第一表面及與其相對的第二表面，且第一表面接觸第一靜電吸盤；圖案化第一金屬層以暴露出第一靜電吸盤的一部分；形成介電層覆蓋圖案化第一金屬層的第二表面及第一靜電吸盤暴露的一部分；移除第一靜電吸盤以暴露出圖案化第一金屬層的第一表面。借由此方法可大幅降低生產成本。

技術領域

本發明涉及線路板加工技術領域，特別是涉及一種線路板的制作方法。

背景技術

目前發展的扇出晶圓級封裝(FOWLP)技術可歸類為兩大類：芯片優先(chip-first)工藝和線路重布層優先(RDL-first)工藝。芯片優先工藝采用晶圓重建工藝，在這個工藝中，會從原始裝置晶圓中揀出已知的合格晶圓(KGD)并置于基板上，然后以模壓樹脂包覆成為重構晶圓。接下來，重構晶圓會暫時接合至載板，以進一步加工來制成晶圓上的線路重布層(RDL)。由于線路重布層是后來加工，考慮到芯片怕熱，只能進行低溫加工，這時能選擇的絕緣材料種類較少、性能較低，而且還要考慮加工過程對芯片的傷害，對于提高良率與降低成本有其不利之處。

然而，在RDL優先工藝中，RDL會建立在載體基板的頂端，涂上一層暫時接合材料，再將合格晶圓置于已知合格RDL的頂端，接著進行壓模與模具研磨工藝。由于在RDL加工時芯片尚未貼附，故可以在溫度較高的條件，如攝氏230度環境下進行加工，這讓RDL優先工藝有比較多種材料可以選擇，并減低加工過程芯片損傷的機率，提高良率與降低成本，但如何在讓載體基板上的接合材料平滑，以及加工后如何除去載體基板，避免良率損失，則是RDL優先工法的主要問題。此外，如何增進RDL優先線路板的平整度，使RDL優先線路板可以應用于高頻高速通訊傳輸，此為RDL優先工藝的另一主要問題。

發明內容

有鑒于此，本發明的一個目的在于提出一種可解決上述問題的線路板的制造方法。

為了達到上述目的，本發明的一個目的在于提供一種線路板的制造方法，該方法包括以下步驟：首先，在第一靜電吸盤上吸附第一金屬層，其中第一金屬層具有第一表面及與其相對的第二表面，且第一表面接觸第一靜電吸盤。接著，圖案化第一金屬層以暴露出第一靜電吸盤的一部分。然后，形成介電層覆蓋圖案化第一金屬層的第二表面及第一靜電吸盤暴露的一部分。移除第一靜電吸盤以暴露出圖案化第一金屬層的第一表面。

根據本發明一實施方式，在圖案化第一金屬層的步驟中，還包括以下步驟：在第一金屬層的第二表面上形成光阻層；對光阻層進行曝光顯影，以形成圖案化光阻層；以圖案化光阻層為屏蔽，蝕刻第一金屬層；以及移除圖案化光阻層。

根據本發明一實施方式，第一金屬層的厚度為0.4微米至70微米。

根據本發明一實施方式，第一金屬層的第一表面的粗糙度為0.01微米至5微米，且第二表面的粗糙度為0.01微米至5微米。

根據本發明一實施方式，介電層為玻璃纖維布(Pregpreg)、味之素增層薄膜(Ajinomoto Build-up Film，ABF)或感光介電層(Photo-Imageable Dielectric Layer)。

根據本發明一實施方式，在形成介電層的步驟之后還包括：由介電層的上表面穿透至圖案化第一金屬層的第二表面形成至少一個盲孔，以暴露出圖案化第一金屬層的第二表面的一部分；以及使用導電材料將盲孔填滿，以形成導電盲孔。

根據本發明一實施方式，在填滿盲孔的步驟之前還包括：形成晶種層覆蓋盲孔的內壁及圖案化第一金屬層的第二表面暴露的部分。

根據本發明一實施方式，在形成導電盲孔的步驟之后還包括：平坦化介電層的上表面及導電盲孔的表面，使得介電層的上表面與導電盲孔的表面實質上共平面。