[發(fā)明專利]數(shù)據(jù)采集電路、讀數(shù)據(jù)窗口的控制方法及裝置

有效

• 申請?zhí)枺?/td>: 201810669265.9
• 申請日: 2018-06-26
• 公開（公告）號: CN110648703B
• 公開（公告）日: 2021-06-15
• 發(fā)明（設(shè)計）人: 黃帥;王煥東;劉志佳
• 申請（專利權(quán)）人: 龍芯中科技術(shù)股份有限公司
• 主分類號: G11C11/4091
• 分類號: G11C11/4091;G11C11/4076
• 代理公司: 北京同立鈞成知識產(chǎn)權(quán)代理有限公司 11205
• 代理人: 張芳;劉芳

1.一種數(shù)據(jù)采集電路，其特征在于，包括：

延時電路，用于在用于讀數(shù)據(jù)的首個數(shù)據(jù)選通信號DQS的讀前導(dǎo)區(qū)域內(nèi)，確定初始門信號與所述首個DQS上升沿的相位關(guān)系，生成第一門延遲信號；

與所述延時電路連接的下降沿產(chǎn)生門延遲信號電路，所述下降沿產(chǎn)生門延遲信號電路接收每個存儲體對應(yīng)的DQS信號，接收所述延時電路輸出的所述第一門延遲信號；在每個存儲體對應(yīng)的DQS的第一個下降沿，采集所述第一門延遲信號，得到每個存儲體對應(yīng)的第二門延遲信號的起始位置，生成每個存儲體對應(yīng)的所述第二門延遲信號；

與所述下降沿產(chǎn)生門延遲信號電路和所述延時電路連接的選擇電路，所述選擇電路用于根據(jù)每個存儲體對應(yīng)的所述第二門延遲信號，或者根據(jù)所述第一門延遲信號和每個存儲體對應(yīng)的所述第二門延遲信號，確定DDRx SDRAM存儲器中的每個存儲體對應(yīng)的讀數(shù)據(jù)窗口。

2.根據(jù)權(quán)利要求1所述的數(shù)據(jù)采集電路，其特征在于，

所述下降沿產(chǎn)生門延遲信號電路，還用于根據(jù)預(yù)設(shè)計數(shù)值，確定每個存儲體對應(yīng)的所述第二門延遲信號的信號寬度；根據(jù)所述第二門延遲信號的起始位置和所述信號寬度，生成每個存儲體對應(yīng)的所述第二門延遲信號。

3.根據(jù)權(quán)利要求2所述的數(shù)據(jù)采集電路，其特征在于，

所述下降沿產(chǎn)生門延遲信號電路，還用于根據(jù)讀命令的突發(fā)長度BL，確定所述預(yù)設(shè)計數(shù)值；當(dāng)所述DDRx SDRAM為DDR4型存儲器時，確定所述預(yù)設(shè)計數(shù)值＝BL/2-2，所述第二門延遲信號的信號寬度為所述預(yù)設(shè)計數(shù)值+1個時鐘周期；當(dāng)所述DDRx SDRAM為DDR2型或DDR3型存儲器時，確定所述預(yù)設(shè)計數(shù)值＝BL/2-1，所述第二門延遲信號的信號寬度為所述預(yù)設(shè)計數(shù)值+1個時鐘周期。

4.根據(jù)權(quán)利要求1所述的數(shù)據(jù)采集電路，其特征在于，所述選擇電路包括：或門、選擇器；

所述或門與所述延時電路和所述下降沿產(chǎn)生門延遲信號電路分別連接，用于接收所述延時電路輸出的所述第一門延遲信號，接收所述下降沿產(chǎn)生門延遲信號電路輸出的所述第二門延遲信號；對所述第一門延遲信號和所述第二門延遲信號進行或運算，得到或處理后的門延遲信號；

所述選擇器與所述下降沿產(chǎn)生門延遲信號電路和所述或門分別連接，用于在所述DDRxSDRAM為DDR4型存儲器時，選通所述下降沿產(chǎn)生門延遲信號電路輸出的所述第二門延遲信號；確定所述DDR4型存儲器中的每個存儲體對應(yīng)的讀數(shù)據(jù)窗口為每個存儲體對應(yīng)的所述第二門延遲信號的信號寬度；還用于在所述DDRx SDRAM為DDR2型或DDR3型存儲器時，選通所述或門輸出的所述或處理后的門延遲信號；確定所述DDR2型或DDR3型存儲器中的每個存儲體對應(yīng)的讀數(shù)據(jù)窗口為每個存儲體對應(yīng)的所述或處理后的門延遲信號的信號寬度。

5.根據(jù)權(quán)利要求1～4任一項所述的數(shù)據(jù)采集電路，其特征在于，所述第一門延遲信號的信號寬度小于等于讀命令的突發(fā)長度BL/2。

6.一種內(nèi)存控制器，其特征在于，包括：門信號生成模塊，還包括權(quán)利要求1～5任一項所述的數(shù)據(jù)采集電路；其中，所述門信號生成模塊用于在所述內(nèi)存控制器發(fā)出讀取DDRxSDRAM內(nèi)存數(shù)據(jù)的讀命令后，生成所述初始門信號；所述數(shù)據(jù)采集電路中的所述延時電路與所述門信號生成模塊連接，用于接收所述初始門信號。

7.一種讀數(shù)據(jù)窗口的控制方法，其特征在于，包括：

在用于讀數(shù)據(jù)的首個數(shù)據(jù)選通信號DQS的讀前導(dǎo)區(qū)域內(nèi)，確定初始門信號與所述首個DQS上升沿的相位關(guān)系，生成第一門延遲信號；

在每個存儲體對應(yīng)的DQS的第一個下降沿，采集所述第一門延遲信號，得到每個存儲體對應(yīng)的第二門延遲信號的起始位置，生成每個存儲體對應(yīng)的所述第二門延遲信號；

根據(jù)每個存儲體對應(yīng)的所述第二門延遲信號，或者根據(jù)所述第一門延遲信號和每個存儲體對應(yīng)的所述第二門延遲信號，確定DDRx SDRAM存儲器中的每個存儲體對應(yīng)的讀數(shù)據(jù)窗口。