[發(fā)明專利]免保持動(dòng)態(tài)D觸發(fā)器在審
| 申請(qǐng)?zhí)枺?/td> | 201810667264.0 | 申請(qǐng)日： | 2018-06-25 |
| 公開（公告）號(hào)： | CN110635784A | 公開（公告）日： | 2019-12-31 |
| 發(fā)明（設(shè)計(jì)）人： | 劉杰堯;張楠賡;吳敬杰;馬晟厚 | 申請(qǐng)（專利權(quán)）人： | 北京嘉楠捷思信息技術(shù)有限公司 |
| 主分類號(hào)： | H03K3/012 | 分類號(hào)： | H03K3/012;H03K3/356 |
| 代理公司： | 11006 北京律誠(chéng)同業(yè)知識(shí)產(chǎn)權(quán)代理有限公司 | 代理人： | 梁揮;祁建國(guó) |
| 地址： | 100094 北京市海淀*** | 國(guó)省代碼： | 北京;11 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 鎖存單元 時(shí)鐘信號(hào)控制 鎖存 輸出驅(qū)動(dòng)單元 輸出端 輸入端 輸出 傳輸 布線流程 單一元件 計(jì)算設(shè)備 三種狀態(tài) 數(shù)據(jù)反相 延遲單元 依次串接 高電平 信號(hào)端 低電 反相 高阻 應(yīng)用 | ||
1.一種免保持動(dòng)態(tài)D觸發(fā)器，其特征在于，包括：
一輸入端、一輸出端以及至一時(shí)鐘信號(hào)端；
一第一鎖存單元，用于傳輸所述輸入端的數(shù)據(jù)并在時(shí)鐘信號(hào)控制下鎖存所述數(shù)據(jù)；
一第二鎖存單元，用于鎖存所述輸出端的數(shù)據(jù)并在時(shí)鐘信號(hào)控制下將所述第一鎖存單元鎖存的所述數(shù)據(jù)反相傳輸；
一輸出驅(qū)動(dòng)單元，用于反相并輸出從所述第二鎖存單元接收到的所述數(shù)據(jù)；
所述第一鎖存單元、所述第二鎖存單元以及所述輸出驅(qū)動(dòng)單元依次串接在所述輸入端和所述輸出端之間；
其中，所述第二鎖存單元在時(shí)鐘信號(hào)控制下通過單一元件實(shí)現(xiàn)高電平、低電平和高阻三種狀態(tài)的輸出；所述第一鎖存單元采用延遲單元。
2.如權(quán)利要求1所述的免保持動(dòng)態(tài)D觸發(fā)器，其特征在于：所述時(shí)鐘信號(hào)端連接一時(shí)鐘緩沖器，所述時(shí)鐘緩沖器采用超低閾值單元。
3.如權(quán)利要求2所述的免保持動(dòng)態(tài)D觸發(fā)器，其特征在于：所述第二鎖存單元為三態(tài)反相器。
4.如權(quán)利要求3所述的免保持動(dòng)態(tài)D觸發(fā)器，其特征在于：所述三態(tài)反相器進(jìn)一步包括第一PMOS晶體管、第二PMOS晶體管、第一NMOS晶體管以及第二NMOS晶體管，所述第一PMOS晶體管、所述第二PMOS晶體管、所述第一NMOS晶體管以及所述第二NMOS晶體管依次串接在電源、地之間。
5.如權(quán)利要求4所述的免保持動(dòng)態(tài)D觸發(fā)器，其特征在于：所述第一PMOS晶體管、所述第二NMOS晶體管根據(jù)時(shí)鐘信號(hào)進(jìn)行開關(guān)控制，第一PMOS晶體管和第二NMOS晶體管的時(shí)鐘信號(hào)反相。
6.如權(quán)利要求4所述的免保持動(dòng)態(tài)D觸發(fā)器，其特征在于：所述第二PMOS晶體管與所述第一NMOS晶體管根據(jù)時(shí)鐘信號(hào)進(jìn)行開關(guān)控制，所述第二PMOS晶體管和所述第一NMOS晶體管的時(shí)鐘信號(hào)反相。
7.一種數(shù)據(jù)運(yùn)算單元，包括互聯(lián)連接的控制電路、運(yùn)算電路、多個(gè)免保持動(dòng)態(tài)D觸發(fā)器，所述多個(gè)免保持動(dòng)態(tài)D觸發(fā)器為串聯(lián)和/或并聯(lián)連接；其特征在于：所述多個(gè)免保持動(dòng)態(tài)D觸發(fā)器為權(quán)利要求1-6中任意一種所述的免保持動(dòng)態(tài)D觸發(fā)器。
8.一種芯片，其特征在于，包括權(quán)利要求7中所述的任意一種數(shù)據(jù)運(yùn)算單元。
9.一種用于計(jì)算設(shè)備的算力板，其特征在于，包括多個(gè)權(quán)利要求8中所述的任意一種所述芯片。
10.一種計(jì)算設(shè)備，包括電源板、控制板、連接板、散熱器以及多個(gè)算力板，所述控制板通過所述連接板與所述算力板連接，所述散熱器設(shè)置在所述算力板的周圍，所述電源板用于向所述連接板、所述控制板、所述散熱器以及所述算力板提供電源，其特征在于：所述算力板為權(quán)利要求9中所述的任意一種所述算力板。
11.如權(quán)利要求10所述的計(jì)算設(shè)備，其特征在于：所述計(jì)算設(shè)備用于挖掘虛擬數(shù)字貨幣的運(yùn)算。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于北京嘉楠捷思信息技術(shù)有限公司，未經(jīng)北京嘉楠捷思信息技術(shù)有限公司許可，擅自商用是侵權(quán)行為。如果您想購(gòu)買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請(qǐng)聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201810667264.0/1.html，轉(zhuǎn)載請(qǐng)聲明來源鉆瓜專利網(wǎng)。
