[發(fā)明專利]層間膜的制造方法

有效

• 申請?zhí)枺?/td>: 201810657920.9
• 申請日: 2018-06-25
• 公開（公告）號: CN108878288B
• 公開（公告）日: 2020-10-09
• 發(fā)明（設(shè)計）人: 李昱廷;劉怡良;卻玉蓉;龔昌鴻;陳建勛
• 申請（專利權(quán)）人: 上海華力集成電路制造有限公司
• 主分類號: H01L21/31
• 分類號: H01L21/31;H01L21/3105;H01L21/306
• 代理公司: 上海浦一知識產(chǎn)權(quán)代理有限公司 31211
• 代理人: 郭四華

本發(fā)明公開了一種層間膜的制造方法，包括步驟：步驟一、提供形成有半導(dǎo)體器件的圖形結(jié)構(gòu)的半導(dǎo)體襯底；步驟二、在圖形間隔區(qū)的底部表面和側(cè)面及圖形間隔區(qū)外的圖形結(jié)構(gòu)的表面形成第一絕緣層；步驟三、形成第二絕緣層將圖形間隔區(qū)完全填充并延伸到所述圖形間隔區(qū)外；步驟四、以圖形結(jié)構(gòu)為停止層對第二絕緣層和第一絕緣層進(jìn)行化學(xué)機(jī)械研磨并形成由填充于圖形間隔區(qū)中的第一和第二絕緣層疊加而成的層間膜。本發(fā)明能使圖形間隔區(qū)頂部的層間膜表面的碟狀缺陷降低或消除，提高整個層間膜的平坦性以及提高半導(dǎo)體器件的電學(xué)性能。

技術(shù)領(lǐng)域

本發(fā)明涉及一種半導(dǎo)體集成電路制造方法，特別是涉及一種層間膜的制造方法。

背景技術(shù)

如圖1A至圖1E所示，是現(xiàn)有層間膜的制造方法的各步驟中的器件結(jié)構(gòu)圖，現(xiàn)有層間膜107的制造方法包括如下步驟：

步驟一、如圖1A所示，提供一半導(dǎo)體襯底101，在所述半導(dǎo)體襯底101上形成有半導(dǎo)體器件的圖形結(jié)構(gòu)，各所述圖形結(jié)構(gòu)之間的區(qū)域為圖形間隔區(qū)。

通常，所述半導(dǎo)體襯底101為硅襯底。

所述半導(dǎo)體器件為具有HKMG的MOS晶體管。HKMG具有高介電常數(shù)(HK)的柵介質(zhì)層以及金屬柵(MG)，故本領(lǐng)域中通?？s寫為HKMG。

所述層間膜107為第零層層間膜107。通常，所述半導(dǎo)體器件會形成多層金屬，其中各層金屬層之間需要通過層間膜進(jìn)行隔離?，F(xiàn)有方法中，HKMG采用后柵極形成 (Gatelast)工藝實現(xiàn)，HKMG之間的層間膜即為第零層層間膜，HKMG完成之后，在 HKMG表面和第零層層間膜的表面將會形成第一層層間膜，之后在第一層層間膜的表面形成第一層金屬層，第一層金屬層形成的柵極會通過穿過第一層層間膜的接觸孔和 HKMG的金屬柵連接，第一層金屬層形成的源極或漏極會通過穿過第一層層間膜和第零層層間膜的接觸孔和對應(yīng)的源區(qū)或漏區(qū)連接。

Gate last中，需要先形成偽柵極結(jié)構(gòu)，通過偽柵極結(jié)構(gòu)定義出器件的源漏區(qū)，之后再去除所述偽柵極結(jié)構(gòu)，之后再在所述偽柵極結(jié)構(gòu)去除的區(qū)域形成金屬柵。所以，圖1A所示結(jié)構(gòu)中，所述圖形結(jié)構(gòu)為偽柵極結(jié)構(gòu)，所述偽柵極結(jié)構(gòu)包括疊加而成的柵介質(zhì)層103和多晶硅柵104。

在所述多晶硅柵104的側(cè)面形成有側(cè)墻105。所述側(cè)墻105的材料為氧化硅或氮化硅。

在進(jìn)行后續(xù)步驟二之前還包括形成接觸刻蝕停止層(CESL)106的步驟，所述接觸刻蝕停止層106覆蓋在所述多晶硅柵104的側(cè)墻105側(cè)面、所述多晶硅柵104的頂部表面和所述圖形間隔區(qū)的表面。所述接觸刻蝕停止層106的材料為氮化硅。

在所述多晶硅柵104兩側(cè)的所述半導(dǎo)體器件形成有對應(yīng)的MOS晶體管的源區(qū)和漏區(qū)。

所述MOS晶體管所述MOS晶體管分為核心區(qū)的MOS晶體管和輸入輸出區(qū)的MOS晶體管，所述輸入輸出區(qū)的MOS晶體管的所述圖形結(jié)構(gòu)的尺寸大于所述核心區(qū)的MOS晶體管的所述圖形結(jié)構(gòu)的尺寸。所述核心區(qū)的MOS晶體管形成于核心區(qū)對應(yīng)的有源區(qū)中，所述輸入輸出區(qū)的MOS晶體管形成于輸入輸出區(qū)對應(yīng)的有源區(qū)中，各所述有源區(qū)之間通過場氧如淺溝槽場氧102隔離。

各所述MOS晶體管包括PMOS管和NMOS管。圖1A中顯示了，核心區(qū)的NMOS管201，核心區(qū)的PMOS管202，輸入輸出區(qū)的NMOS管203，輸入輸出區(qū)的PMOS管204。所述 PMOS管的源區(qū)或漏區(qū)中包括嵌入式鍺硅層108，如PMOS管202和204中都包括嵌入式鍺硅層108。

圖1A所示，各所述MOS晶體管之間的間距并不相等，如圖1A中的間距d101和 d102所示。

步驟二、如圖1A所示，形成層間膜107，層間膜107將所述圖形間隔區(qū)完全填充并延伸到所述圖形間隔區(qū)外的所述圖形結(jié)構(gòu)的表面。可以看出，層間膜107的表面不平整，在所述圖形間隔區(qū)頂部的表面高度低于所述圖形間隔區(qū)外部的表面高度。