[發明專利]半導體器件及其制造方法

在審

• 申請號: 201810654945.3
• 申請日: 2018-06-22
• 公開（公告）號: CN109119420A
• 公開（公告）日: 2019-01-01
• 發明（設計）人: 李東洙;鄭元根;羅勛奏;裵洙瀯;宋在烈;李鐘漢;丁炯碩;玄尚鎮
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L27/092
• 分類號: H01L27/092;H01L21/8238
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 王新華

1.一種半導體器件，包括：

第一晶體管，在基板上；和

第二晶體管，在所述基板上，

其中所述第一晶體管和所述第二晶體管的每個包括，

多個半導體圖案，豎直地堆疊在所述基板上并彼此豎直地間隔開，以及

柵極電介質圖案和功函數圖案，填充所述半導體圖案之間和所述基板與所述多個半導體圖案中的最下面的半導體圖案之間的空間，其中

所述第一晶體管的所述功函數圖案包括第一功函數金屬層，

所述第二晶體管的所述功函數圖案包括所述第一功函數金屬層和第二功函數金屬層，

所述第一晶體管和所述第二晶體管的每個的所述第一功函數金屬層具有比所述第二功函數金屬層的功函數大的功函數，并且

所述第一晶體管具有比所述第二晶體管的閾值電壓小的閾值電壓。

2.如權利要求1所述的半導體器件，其中所述第一晶體管和所述第二晶體管的每個的所述功函數圖案完全填充所述半導體圖案之間的所述空間。

3.如權利要求1所述的半導體器件，其中

所述第一晶體管和所述第二晶體管的每個還包括在所述功函數圖案上的電極圖案，并且

所述電極圖案具有比所述功函數圖案的電阻小的電阻并且不填充所述空間。

4.如權利要求1所述的半導體器件，其中

所述第一晶體管和所述第二晶體管的每個的所述第一功函數金屬層包括金屬氮化物層，并且

所述第二功函數金屬層包括用來自包括硅和鋁的組的元素摻雜的金屬氮化物層。

5.如權利要求4所述的半導體器件，其中所述第二功函數金屬層的硅或鋁摻雜濃度在從10at％至30at％的范圍內。

6.如權利要求1所述的半導體器件，其中

所述第一晶體管還包括在所述功函數圖案和所述半導體圖案之間的功函數控制襯層，并且

所述功函數控制襯層配置為產生改變所述第一晶體管的閾值電壓的偶極子。

7.如權利要求1所述的半導體器件，還包括：

第三晶體管，在所述基板上；和

第四晶體管，在所述基板上，

其中所述第三晶體管和所述第四晶體管的每個包括

多個半導體圖案，豎直地堆疊在所述基板上且彼此豎直地間隔開，以及

柵極電介質圖案和功函數圖案，填充所述半導體圖案之間以及所述基板與所述多個半導體圖案中的最下面的半導體圖案之間的空間，

其中所述第三晶體管的所述功函數圖案包括所述第一功函數金屬層和第三功函數金屬層，

所述第四晶體管的所述功函數圖案包括所述第一功函數金屬層、所述第二功函數金屬層和所述第三功函數金屬層，

所述第三晶體管和所述第四晶體管的每個的所述第三功函數金屬層具有比所述第四晶體管的所述第二功函數金屬層的功函數小的功函數，

所述第一晶體管和所述第二晶體管是PMOSFET，并且

所述第三晶體管和所述第四晶體管是NMOSFET。

8.如權利要求7所述的半導體器件，其中所述第二晶體管的所述第二功函數金屬層具有比所述第四晶體管的所述第二功函數金屬層的厚度大的厚度。

9.如權利要求1所述的半導體器件，其中所述第一晶體管和所述第二晶體管的每個的所述功函數圖案圍繞所述半導體圖案的頂表面、底表面和側壁。

10.如權利要求1所述的半導體器件，其中

所述第一晶體管和所述第二晶體管的每個還包括一對源極/漏極圖案，并且

豎直地堆疊的所述多個半導體圖案在所述一對源極/漏極圖案之間。