[發明專利]一種同步加速器高頻系統及其頻率及腔壓調控方法

有效

• 申請號: 201810653779.5
• 申請日: 2018-06-22
• 公開（公告）號: CN108684133B
• 公開（公告）日: 2020-07-17
• 發明（設計）人: 張文志;趙玉彬;趙申杰;鄭湘;徐凱;張志剛;常強;趙振堂
• 申請（專利權）人: 中國科學院上海應用物理研究所
• 主分類號: H05H13/04
• 分類號: H05H13/04
• 代理公司: 上海智信專利代理有限公司 31002
• 代理人: 鄧琪;楊希

1.一種同步加速器高頻系統，其特征在于，該系統包括：

一全固態放大器，其將一合成信號放大，并產生高頻功率信號；

一采用軟磁合金材料加載的同軸諧振腔，其接收并根據所述高頻功率信號，產生一射頻信號；以及

一低電平控制器，其包括：

一時鐘網絡模塊，其根據一基準信號以及一頻率反饋信號，提供ADC采樣時鐘信號、FPGA工作時鐘信號以及DAC還原時鐘信號；

一模數轉換器，其接收并根據所述ADC采樣時鐘信號，將所述射頻信號轉換成數字信號；

一數字處理器，其接收所述FPGA工作時鐘信號，并且一方面根據一掃頻觸發信號以及預設的參考頻率信息，提供所述頻率反饋信號，另一方面根據預設的腔壓參考幅度相位信息，對所述數字信號進行邏輯運算處理，以獲得基頻數字序列、二倍頻數字序列和三倍頻數字序列；

一數模轉換模塊，其接收并根據所述DAC還原時鐘信號，將所述基頻數字序列、二倍頻數字序列和三倍頻數字序列分別轉換成基頻信號、二倍頻信號和三倍頻信號；以及

一信號合成模塊，其將所述基頻信號、二倍頻信號和三倍頻信號合成后產生所述合成信號。

2.根據權利要求1所述的同步加速器高頻系統，其特征在于，所述全固態放大器包括：

一前級放大器，其輸入端與所述低電平控制器的輸出端連接；

分別連接在所述前級放大器的輸出端的第一功率分配器和第二功率分配器；

多個功放盒，其分為兩組，且每組中所述功放盒的數量至少為2個，其中一組中各個所述功放盒的輸入端分別與所述第一功率分配器的多個輸出端連接，另一組中各個所述功放盒的輸入端分別與第二功率分配器的多個輸出端連接；

第一功率合成器，其多個輸入端分別與一組中各個所述功放盒的輸出端連接；

第二功率合成器，其多個輸入端分別與另一組中各個所述功放盒的輸出端連接；

第三功率分配器，其兩個輸入端分別與所述第一功率合成器以及第二功率合成器的輸出端連接，其多個輸出端與所述同軸諧振腔的輸入端連接。

3.根據權利要求2所述的同步加速器高頻系統，其特征在于，所述功放盒的數量為8個，且每4個所述功放盒分為一組；所述第一功率分配器和第二功率分配器均為四分配器；所述第三功率分配器為二分配器，并將輸入的每路信號分配為兩路相位相反的信號。

4.根據權利要求1所述的同步加速器高頻系統，其特征在于，所述同軸諧振腔為采用軟磁合金材料加載的單間隙、寬帶不調諧的線型高頻腔。

5.根據權利要求1所述的同步加速器高頻系統，其特征在于，所述時鐘網絡模塊包括：

一直接數字合成單元，其接收并根據所述基準信號以及頻率反饋信號，產生一掃頻信號；以及

一時鐘分配單元，其接收并對所述掃頻信號進行分配，以產生所述ADC采樣時鐘信號、FPGA工作時鐘信號和DAC還原時鐘信號。

6.根據權利要求1所述的同步加速器高頻系統，其特征在于，所述數字處理器配置為：根據所述掃頻觸發信號，按順序讀取含有所述預設的參考頻率信息的頻率調諧字，并根據讀取到的所述頻率調諧字，向所述時鐘網絡模塊提供所述頻率反饋信號。