[發(fā)明專利]芯片封裝結(jié)構(gòu)及其制作方法有效
| 申請(qǐng)?zhí)枺?/td> | 201810652282.1 | 申請(qǐng)日： | 2018-06-22 |
| 公開（公告）號(hào)： | CN110634824B | 公開（公告）日： | 2021-11-26 |
| 發(fā)明（設(shè)計(jì)）人： | 何崇文 | 申請(qǐng)（專利權(quán)）人： | 何崇文 |
| 主分類號(hào)： | H01L23/48 | 分類號(hào)： | H01L23/48;H01L23/367;H01L21/50 |
| 代理公司： | 北京世譽(yù)鑫誠專利代理有限公司 11368 | 代理人： | 仲伯煊 |
| 地址： | 中國臺(tái)灣臺(tái)北市*** | 國省代碼： | 臺(tái)灣;71 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 芯片 封裝 結(jié)構(gòu) 及其 制作方法 | ||
1.一種芯片封裝結(jié)構(gòu)，其特征在于，包括：
第一介電層，具有彼此相對(duì)的第一表面與第二表面，其中所述第一介電層為玻纖浸樹脂；
至少一芯片，配置于所述第一介電層的所述第一表面上，且具有主動(dòng)表面與位于所述主動(dòng)表面的多個(gè)芯片接墊；
第一圖案化線路層，直接配置于所述第一介電層的所述第二表面上，其中所述第一圖案化線路層于所述第一介電層上的正投影面積大于所述至少一芯片于所述第一介電層上的正投影面積；
至少一第一銅柱，內(nèi)埋于所述第一介電層中，所述至少一第一銅柱直接接觸所述至少一芯片的所述主動(dòng)表面；
多個(gè)第二銅柱，內(nèi)埋于所述第一介電層中，其中所述第一圖案化線路層包括銅皮，且以俯視觀之，所述第一介電層呈現(xiàn)水平環(huán)狀且位于所述銅皮與所述至少一第二銅柱之間，所述多個(gè)第二銅柱電性連接所述多個(gè)芯片接墊，其中所述至少一第一銅柱的第一剖面寬度大于所述多個(gè)第二銅柱的每一個(gè)的第二剖面寬度。
2.根據(jù)權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，還包括：
至少一第二介電層，配置于所述第一介電層的所述第二表面上，且覆蓋所述第二表面以及所述第一圖案化線路層；
至少一第二圖案化線路層，配置于所述至少一第二介電層相對(duì)遠(yuǎn)離所述第一介電層的第三表面上；以及
多個(gè)第三銅柱，內(nèi)埋于所述至少一第二介電層，且電性連接所述第一圖案化線路層與所述至少一第二圖案化線路層。
3.根據(jù)權(quán)利要求2所述的芯片封裝結(jié)構(gòu)，其特征在于，所述多個(gè)第三銅柱包括至少一第一子銅柱以及至少一第二子銅柱，所述至少一第一子銅柱的第三剖面寬度大于所述至少一第二子銅柱的第四剖面寬度。
4.根據(jù)權(quán)利要求2所述的芯片封裝結(jié)構(gòu)，其特征在于，還包括：
防焊層，配置于所述至少一第二介電層的所述第三表面上，且覆蓋所述至少一第二圖案化線路層，其中所述防焊層具有多個(gè)防焊開口，所述多個(gè)防焊開口暴露出部分所述至少一第二圖案化線路層而定義出多個(gè)焊球接墊。
5.根據(jù)權(quán)利要求4所述的芯片封裝結(jié)構(gòu)，其特征在于，還包括：
多個(gè)焊球，配置于所述防焊層的所述多個(gè)防焊開口中，且與該些焊球接墊電性連接。
6.根據(jù)權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，所述至少一第一銅柱的所述第一剖面寬度的范圍介于0.5毫米至25毫米之間。
7.根據(jù)權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，所述多個(gè)第二銅柱的每一個(gè)的所述第二剖面寬度的范圍介于20微米至500微米之間。
8.根據(jù)權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，還包括：
防焊層，配置于所述第一介電層的所述第二表面上，且覆蓋所述第一圖案化線路層，其中所述防焊層具有多個(gè)防焊開口，所述多個(gè)防焊開口暴露出部分所述第一圖案化線路層而定義出多個(gè)焊球接墊。
9.根據(jù)權(quán)利要求8所述的芯片封裝結(jié)構(gòu)，其特征在于，還包括：
多個(gè)焊球，配置于所述防焊層的所述多個(gè)防焊開口中，且與該些焊球接墊電性連接。
10.根據(jù)權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，還包括：
封裝膠體，配置于所述第一介電層的所述第一表面上，且至少包覆所述至少一芯片。
11.根據(jù)權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，所述至少一第一銅柱的數(shù)量為零。
12.根據(jù)權(quán)利要求11所述的芯片封裝結(jié)構(gòu)，其特征在于，還包括：
電容器，內(nèi)埋于所述第一介電層中，其中所述電容器透過焊料而接觸所述至少一芯片的所述主動(dòng)表面。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于何崇文，未經(jīng)何崇文許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請(qǐng)聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201810652282.1/1.html，轉(zhuǎn)載請(qǐng)聲明來源鉆瓜專利網(wǎng)。
- 卡片結(jié)構(gòu)、插座結(jié)構(gòu)及其組合結(jié)構(gòu)
- 鋼結(jié)構(gòu)平臺(tái)結(jié)構(gòu)
- 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
- 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
- 單元結(jié)構(gòu)、結(jié)構(gòu)部件和夾層結(jié)構(gòu)
- 鋼結(jié)構(gòu)扶梯結(jié)構(gòu)
- 鋼結(jié)構(gòu)隔墻結(jié)構(gòu)
- 鋼結(jié)構(gòu)連接結(jié)構(gòu)
- 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機(jī)械結(jié)構(gòu)和光學(xué)結(jié)構(gòu)
- 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機(jī)械結(jié)構(gòu)和光學(xué)結(jié)構(gòu)
