[發明專利]內存重置電路及應用所述內存重置電路的主板

有效

• 申請號: 201810643562.6
• 申請日: 2018-06-21
• 公開（公告）號: CN110633227B
• 公開（公告）日: 2022-07-01
• 發明（設計）人: 朱清;王太誠;孫君;黃婷婷
• 申請（專利權）人: 鴻富錦精密工業（武漢）有限公司;鴻海精密工業股份有限公司
• 主分類號: G06F13/16
• 分類號: G06F13/16;G06F12/02
• 代理公司: 深圳市賽恩倍吉知識產權代理有限公司 44334
• 代理人: 饒智彬;劉永輝

一種內存重置電路，用于在主板開機時對內存進行重置，所述內存重置電路包括控制芯片及邏輯控制單元，所述控制芯片用于在所述主板開機的預設時間內輸出具有第一電平的第一控制信號及具有第一電平的第二控制信號，所述第一控制信號及第二控制信號在所述預設時間后由第一電平轉變為第二電平；所述控制芯片用于接收所述第一控制信號及第二控制信號，并根據所接收的第一控制信號及第二控制信號以輸出對應的重置信號，所述重置信號用于控制所述內存進行重置。如此，可以在主板開機時即可完成內存重置，并且節省了成本。此外，還簡化了主板上的電路布線。

技術領域

本發明涉及一種內存重置電路及應用所述內存重置電路的主板。

背景技術

一般而言，在電腦系統在重啟或者開機后，系統會要求進行內存的重置。在現有技術中，通常會使用控制芯片配合多個三極管以對內存完成重置動作。

然而，在主板上增加多個三極管將會增加產品的成本，并且還將會使得主板的線路更加復雜。

發明內容

有鑒于此，有必要提供一種內存重置電路及應用所述內存重置電路的主板。

一種內存重置電路，用于在主板開機時對內存進行重置，所述內存重置電路包括：

控制芯片，所述控制芯片用于在所述主板開機的預設時間內輸出具有第一電平的第一控制信號及具有第一電平的第二控制信號，所述第一控制信號及第二控制信號在所述預設時間后由第一電平轉變為第二電平；及

邏輯控制單元，所述控制芯片用于接收所述第一控制信號及第二控制信號，并根據所接收的第一控制信號及第二控制信號以輸出對應的重置信號；

當所述邏輯控制單元接收到具有第一電平的第一控制信號及具有第一電平的第二控制信號時，所述邏輯控制單元輸出具有第一電平的重置信號至所述內存，所述第一電平的重置信號控制所述內存進行重置。

進一步地，當所述邏輯控制單元接收到具有第二電平的第一控制信號及具有第二電平的第二控制信號時，所述邏輯控制單元將會輸出具有第二電平的重置信號至所述內存，所述第二電平的重置信號將不會控制所述內存進行重置。

進一步地，所述控制芯片包括第一信號引腳及第二信號引腳，所述第一信號引腳用于輸出所述第一控制信號，所述第二信號引腳用于輸出所述第二控制信號。

進一步地，所述控制芯片包括第一信號引腳及第二信號引腳，所述邏輯控制單元包括與門、第一電阻至第三電阻及電容，所述與門的第一輸入端連接至所述控制芯片的第一信號引腳，所述與門的第一輸入端還通過所述第一電阻接地，所述與門的第二輸入端連接至所述控制芯片的第二信號引腳，所述與門的輸出端通過所述第二電阻連接至所述內存，所述與門的輸出端還通過所述電容接地，所述與門的電源端連接至第一電源，所述與門的接地端接地，所述控制芯片的第一信號引腳還通過所述第三電阻連接至所述與門的輸出端。

進一步地，所述內存重置電路還包括第二電源，所述第二電源通過第四電阻連接于所述第一信號引腳與所述第一輸入端之間的節點。

進一步地，所述控制芯片為一平臺中樞控制器，所述第一電平為低電平，所述第二電平為高電平。

一種主板，包括內存及內存重置電路，所述內存重置電路在主板開機時以對內存進行重置，所述內存重置電路包括：

控制芯片，所述控制芯片用于在所述主板開機的預設時間內輸出具有第一電平的第一控制信號及具有第一電平的第二控制信號，所述第一控制信號及第二控制信號在所述預設時間后由第一電平轉變為第二電平；及

邏輯控制單元，所述控制芯片用于接收所述第一控制信號及第二控制信號，并根據所接收的第一控制信號及第二控制信號以輸出對應的重置信號；