[發(fā)明專利]波特率發(fā)生器、通信設備及波特率時鐘信號的生成方法

在審

• 申請?zhí)枺?/td>: 201810632324.5
• 申請日: 2018-06-19
• 公開（公告）號: CN110618729A
• 公開（公告）日: 2019-12-27
• 發(fā)明（設計）人: 李建國
• 申請（專利權）人: 邁普通信技術股份有限公司
• 主分類號: G06F1/08
• 分類號: G06F1/08
• 代理公司: 11371 北京超凡志成知識產權代理事務所(普通合伙)
• 代理人: 徐麗

1.一種波特率發(fā)生器，其特征在于，包括減法器、比較器及處理單元，所述減法器及所述處理單元均與所述比較器電連接；

所述減法器，用于計算預先配置的分數的分母值與分子值的差值，并將所述差值輸出至所述比較器及所述處理單元，以便所述處理單元依據所述差值計算所述差值的補碼；

所述比較器，用于從所述處理單元獲取當前累加值，并依據所述當前累加值與所述差值控制所述處理單元選擇所述分子值或所述差值的補碼作為待處理數據；

所述處理單元，用于在系統時鐘信號的控制下將所述當前累加值與所述待處理數據進行累加，獲得新累加值并將所述新累加值輸出至所述比較器，以便所述比較器將所述新累加值作為所述當前累加值；

所述比較器，還用于在所述當前累加值大于或等于所述差值時，生成頻率為預設頻率的波特率時鐘信號。

2.如權利要求1所述的波特率發(fā)生器，其特征在于，所述處理單元包括累加器、選擇器及補碼器，所述累加器及所述選擇器均與所述比較器電連接，所述補碼器與所述選擇器、所述減法器均電連接；

所述補碼器，用于計算所述差值的補碼，并將所述差值的補碼輸出至所述選擇器；

所述比較器，用于依據所述當前累加值與所述差值控制所述選擇器選擇所述分子值或所述差值的補碼作為所述待處理數據，并將所述待處理數據輸出至所述累加器；

所述累加器，用于在所述系統時鐘信號的控制下將所述當前累加值與所述待處理數據進行累加，獲得并將所述新累加值輸出至所述比較器。

3.如權利要求2所述的波特率發(fā)生器，其特征在于，所述比較器，具體用于在所述當前累加值小于所述差值時，控制所述選擇器選擇所述分子值作為所述待處理數據。

4.如權利要求2所述的波特率發(fā)生器，其特征在于，所述比較器，具體用于在所述當前累加值大于或等于所述差值時，控制所述選擇器選擇所述差值的補碼作為所述待處理數據。

5.如權利要求2所述的波特率發(fā)生器，其特征在于，所述累加器，具體用于在所述系統時鐘信號的上升沿將所述當前累加值與所述待處理數據進行累加，獲得所述新累加值。

6.如權利要求1-5任一項所述的波特率發(fā)生器，其特征在于，所述預設頻率對應于預設波特率時鐘信號，所述預先配置的分數由所述預設頻率除以所述系統時鐘信號的頻率得到。

7.一種波特率時鐘信號的生成方法，其特征在于，所述方法包括：

計算預先配置的分數的分母值與分子值的差值以及所述差值的補碼；

依據獲取的當前累加值與所述差值選擇所述分子值或所述差值的補碼作為待處理數據；

在系統時鐘信號的控制下將所述當前累加值與所述待處理數據進行累加，獲得新累加值并將所述新累加值作為所述當前累加值；

在所述當前累加值大于或等于所述差值時，生成頻率為預設頻率的波特率時鐘信號。

8.如權利要求7所述的波特率時鐘信號的生成方法，其特征在于，所述依據獲取的當前累加值與所述差值選擇所述分子值或所述差值的補碼作為待處理數據的步驟包括：

在所述當前累加值小于所述差值時，選擇所述分子值作為所述待處理數據；

在所述當前累加值大于或等于所述差值時，選擇所述差值的補碼作為所述待處理數據。

9.如權利要求7所述的波特率時鐘信號的生成方法，其特征在于，所述在系統時鐘信號的控制下將所述當前累加值與所述待處理數據進行累加的步驟包括：

在所述系統時鐘信號的上升沿將所述當前累加值與所述待處理數據進行累加。

10.一種通信設備，其特征在于，包括中央處理器以及如權利要求1-5任一項所述的波特率發(fā)生器，所述中央處理器與所述處理單元電連接，所述中央處理器用于給所述處理單元提供所述系統時鐘信號。

11.一種計算機可讀存儲介質，其上存儲有計算機程序，其特征在于，所述計算機程序被處理器讀取并運行時，實現如權利要求7-9任一項所述的方法。