[發明專利]低電壓電荷域流水線ADC子級電路

在審

• 申請號: 201810627193.1
• 申請日: 2018-06-19
• 公開（公告）號: CN108809312A
• 公開（公告）日: 2018-11-13
• 發明（設計）人: 陳珍海;占林松;胡娟;魏敬和;許媛;劉琦;寧仁霞;孫劍;呂海江
• 申請（專利權）人: 黃山學院
• 主分類號: H03M1/34
• 分類號: H03M1/34
• 代理公司: 深圳市百瑞專利商標事務所(普通合伙) 44240
• 代理人: 楊大慶;葉綠林

1.一種低電壓電荷域流水線ADC子級電路，其特征是：包括2個低電壓電荷傳輸電路、低電壓電荷域子ADC電路、子DAC電路、2個大小相等的電荷傳輸電容C_0n和C_0p、2^K+1-2個大小相等的電荷加減電容以及2個復位開關；

所述低電壓電荷域流水線ADC子級電路的連接關系為：差分輸入電荷分別進入低電壓電荷傳輸電路n和低電壓電荷傳輸電路p的電荷輸入端；低電壓電荷傳輸電路n和低電壓電荷傳輸電路p的電荷傳輸控制端同時連接到控制信號Ck1，還同時連接到電荷傳輸電容C_0n的下端和電荷傳輸電容C_0p的上端；低電壓電荷傳輸電路n的電荷輸出端連接到負端節點Qn，還同時連接到電荷傳輸電容C_0n的上端、低電壓電荷域子ADC電路的負電荷輸入端、2^K-1個負端電荷加減電容的上端和復位開關Srn的上端；低電壓電荷傳輸電路p的電荷輸出端連接到正端節點Qp，還同時連接到電荷傳輸電容C_0p的下端、低電壓電荷域子ADC電路的正電荷輸入端、2^K-1個正端電荷加減電容的下端和復位開關Srp的下端；低電壓電荷域子ADC電路的控制信號輸入端接Ck1，低電壓電荷域子ADC電路的基準電壓輸入端接基準電壓Vref，低電壓電荷域子ADC電路的2^K-1個量化輸出端分別連接到子DAC電路的2^K-1個數字選擇信號輸入端；子DAC電路的控制信號輸入端接Ck2，子DAC電路的基準電壓輸入端接基準電壓Vref，子DAC電路的第J負端電壓輸出端連接到第J負端電荷加減電容C_Jn的下端，子DAC電路的第2^K-1負端電壓輸出端連接到第2^K-1負端電荷加減電容的下端，子DAC電路的第J正端電壓輸出端連接到第J正端電荷加減電容C_Jp的上端，子DAC電路的第2^K-1正端電壓輸出端連接到第2^K-1正端電荷加減電容的上端；復位開關Srn的下端和復位開關Srp的上端同時連接到復位電壓Vset，復位開關Srn和復位開關Srp的開關狀態都受控制信號Ckset控制；

其中，K為任意正整數，J為小于2^K-1的任意正整數。

2.根據權利要求1所述低電壓電荷域流水線ADC子級電路，其特征在于該電路的工作方式包括采樣、保持和復位3個相位，3個相位分別受控制信號Ck1、Ck2和Ckset控制，并且控制信號Ck1、Ck2和Ckset為高電平相互不交疊時鐘信號。

3.根據權利要求1所述低電壓電荷域流水線ADC子級電路，其特征在于所述低電壓大擺幅電荷傳輸電路包括：一個電荷傳輸MOSFET管S、一個柵壓自舉增壓電路、第一NMOS管M1、第二NMOS管M2、第一PMOS管M3、第一電容C1和第二電容C2；

所述低電壓大擺幅電荷傳輸電路對應連接關系為：第一NMOS管M1的柵端連接到電荷待傳輸節點Ni，即電荷傳輸MOSFET管S的源極，還連接到柵壓自舉增壓電路的電壓輸入端；第一NMOS管M1的源端和襯底連接到地電平，第一NMOS管M1的漏端連接到第二NMOS管M2的源端；第二NMOS管M2的漏端連接到第一PMOS管M3的漏端和電荷傳輸MOSFET管S的柵端，第二NMOS管M2的柵端連接到第一偏置電壓，第二NMOS管M2的襯底接地電平；第一PMOS管M3的柵端連接到第二偏置電壓，第一PMOS管M3的源端和襯底連接到柵壓自舉增壓電路的電壓輸出端；電荷傳輸目標節點No，即電荷傳輸MOSFET管S的漏極，通過第二電容C2接控制信號Ck1n；電荷待傳輸節點Ni通過第一電容C1接控制信號Ck1；電荷傳輸MOSFET管S的襯底連接到地電平；柵壓自舉增壓電路的時鐘輸入端連接控制信號Ck1。