[發明專利]倒裝方法

在審

• 申請號: 201810613773.5
• 申請日: 2018-06-14
• 公開（公告）號: CN110610870A
• 公開（公告）日: 2019-12-24
• 發明（設計）人: 夏鑫
• 申請（專利權）人: 通富微電子股份有限公司
• 主分類號: H01L21/60
• 分類號: H01L21/60
• 代理公司: 11227 北京集佳知識產權代理有限公司
• 代理人: 薛異榮;吳敏

一種倒裝方法，包括：提供半導體芯片和導電連接柱，所述導電連接柱具有相對的第一面和第二面；將所述導電連接柱固定在所述半導體芯片表面，第一面朝向所述半導體芯片；在所述導電連接柱的側壁形成第一阻擋層，且所述第一阻擋層暴露出導電連接柱的第二面；提供載板，所述載板的表面具有焊料柱；形成第一阻擋層后，將所述焊料柱與所述第二面接觸，所述導電連接柱位于所述焊料柱上；將所述焊料柱與所述第二面接觸后，進行回流焊，且使焊料柱形成焊料層。所述方法避免焊料層附著在導電連接柱的側壁，避免焊料層的質量降低。

技術領域

本發明涉及封裝領域，尤其涉及一種倒裝方法。

背景技術

倒裝芯片工藝既是一種芯片互聯技術，又是一種理想的芯片粘結技術。早在50余年前IBM(國際商業機器公司)已研發使用了這項技術。但是直到近幾年來，倒裝芯片已成為高端器件及高密度封裝領域中經常采用的封裝形成。目前，倒裝芯片封裝技術的應用范圍日益廣泛，封裝形式更趨于多樣化，對倒裝芯片的要求也隨之提高。

然而，現有的倒裝方法中，焊料層容易附著在導電連接柱的側壁，導致焊料層的質量降低。

發明內容

本發明解決的問題是提供一種倒裝方法，所述方法避免焊料層附著在導電連接柱的側壁，避免焊料層的質量降低。

為解決上述問題，本發明提供一種倒裝方法，包括：提供半導體芯片和導電連接柱，所述導電連接柱具有相對的第一面和第二面；將所述導電連接柱固定在所述半導體芯片表面，第一面朝向所述半導體芯片；在所述導電連接柱的側壁形成第一阻擋層，且所述第一阻擋層暴露出導電連接柱的第二面；提供載板，所述載板的表面具有焊料柱；形成第一阻擋層后，將所述焊料柱與所述第二面接觸，所述導電連接柱位于所述焊料柱上；將所述焊料柱與所述第二面接觸后，進行回流焊，且使焊料柱形成焊料層。

可選的，形成所述第一阻擋層的方法包括：在所述導電連接柱的第二面和側壁形成阻擋材料層；去除第二面的阻擋材料層，形成所述第一阻擋層。

可選的，去除第二面的阻擋材料層的方法為打磨工藝。

可選的，所述第一阻擋層的材料為絕緣膠；形成所述阻擋材料層的方法為刷膠工藝。

可選的，形成所述阻擋材料層的工藝為氧化工藝。

可選的，所述第一阻擋層的厚度為10微米～30微米。

可選的，所述導電連接柱的數量為若干個，所述焊料柱的數量為若干個，將所述焊料柱與所述第二面接觸后，一個焊料柱僅和一個導電連接柱連接；形成所述焊料柱的方法包括：在所述載板的表面形成網板，所述網板中具有若干通孔，相鄰的通孔的中心之間的距離等于相鄰的導電連接柱的中心之間的距離；采用印刷工藝在所述通孔中分別形成焊料柱；進行所述印刷工藝后，去除所述網板。

可選的，所述焊料柱的徑向尺寸小于所述導電連接柱的徑向尺寸。

可選的，所述焊料柱的徑向尺寸為所述導電連接柱的徑向尺寸的2/5～3/5。

可選的，還包括：進行所述回流焊后，去除所述第一阻擋層；去除所述第一阻擋層后，在所述載板、半導體芯片、導電連接柱和焊料層上形成塑封層；或者，進行所述回流焊后，在所述載板、半導體芯片、導電連接柱和焊料層上形成塑封層，且所述塑封層覆蓋所述第一阻擋層。

與現有技術相比，本發明的技術方案具有以下優點：

本發明技術方案提供的倒裝方法中，由于在將所述焊料柱與所述第二面接觸之前，在所述導電連接柱的側壁形成第一阻擋層，且所述第一阻擋層暴露出導電連接柱的第二面，因此在進行回流焊的過程中，第一阻擋層能夠阻止焊料柱的材料沿著導電連接柱的側壁向上流動。這樣避免焊料層附著在導電連接柱的側壁，避免焊料層的質量降低。