[發明專利]CMOS圖像傳感器及其制作方法

有效

• 申請號: 201810612052.2
• 申請日: 2018-06-14
• 公開（公告）號: CN108807440B
• 公開（公告）日: 2021-04-13
• 發明（設計）人: 李巖;張武志
• 申請（專利權）人: 上海華力集成電路制造有限公司
• 主分類號: H01L27/146
• 分類號: H01L27/146
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 郭四華

1.一種CMOS圖像傳感器，其特征在于，CMOS圖像傳感器形成于P型半導體襯底上且包括多個像素單元；

各所述像素單元包括表面鉗位光電二極管，所述鉗位光電二極管包括形成于所述P型半導體襯底中的N型埋層和形成于所述N型埋層表面的表面P+層且由所述P型半導體襯底、所述N型埋層和所述表面P+層疊加形成所述鉗位光電二極管；

相鄰的所述表面鉗位光電二極管之間的所述P型半導體襯底表面形成有場氧層；

在所述場氧層的底部形成有第一P型摻雜隔離區，所述第一P型摻雜隔離區的頂部延伸到所述P型半導體襯底表面并將所述場氧層的側面包圍，所述第一P型摻雜隔離區的底部表面的深度大于所述鉗位光電二極管的N型埋層的底部表面的深度；

所述CMOS圖像傳感器還包括CMOS電路，所述P型半導體襯底上分為像素單元區和邏輯區，各所述像素單元形成于所述像素單元區中，所述CMOS電路形成于所述邏輯區中，在所述鉗位光電二極管的N型埋層的底部的所述P型半導體襯底中形成有第二P型摻雜隔離區，所述第二P型摻雜隔離區為全面注入結構，所述第二P型摻雜隔離區同時形成于所述像素單元區和所述邏輯區中，所述第一P型摻雜隔離區的底部表面的深度大于等于所述第二P型摻雜隔離區的頂部表面的深度，所述第一P型摻雜隔離區的底部和所述第二P型摻雜隔離區相交疊，通過所述第二P型摻雜隔離區實現襯底噪聲隔離；在保證所述第一P型摻雜隔離區的底部和所述第二P型摻雜隔離區相交疊的條件下，所述第二P型摻雜隔離區的頂部表面的深度越深，所述第二P型摻雜隔離區對所述CMOS電路的影響越小。

2.如權利要求1所述的CMOS圖像傳感器，其特征在于：所述N型埋層包括深N阱、N阱和表面N型層，所述深N阱的結深大于所述N阱的結深且所述N阱形成于所述深N阱中，所述表面N型層形成于所述N阱的表面；所述表面P+層形成于所述表面N型層的表面。

3.如權利要求1所述的CMOS圖像傳感器，其特征在于：所述場氧層為淺溝槽場氧。

4.如權利要求1所述的CMOS圖像傳感器，其特征在于：所述第一P型摻雜隔離區包括深P阱和P阱，所述深P阱的結深大于所述P阱的結深且所述P阱形成于所述深P阱中。

5.如權利要求1所述的CMOS圖像傳感器，其特征在于：所述第二P型摻雜隔離區由高壓P阱組成。

6.如權利要求1所述的CMOS圖像傳感器，其特征在于：在所述P型半導體襯底的表面還形成有P型外延層，所述第二P型摻雜隔離區位于所述P型外延層中。

7.如權利要求1或6所述的CMOS圖像傳感器，其特征在于：所述P型半導體襯底為P型硅襯底。